[参考译文] TMS320F28027：在时钟速度大于1MHz 时、不会发生 SPI 同时发送和接收

您好、Akash、

使用大于1MHz 的频率时、您观察到什么？ 接收到的数据是否损坏？

您是否检查  了状态寄存器中是否设置了溢出标志？

此致、

Veena

您好、Veena、

我正在使用 FIFO 模式、SPIFFRx 寄存器中的 RXFFOVF 标志以及 SPISTS 寄存器中的溢出标志始终为0。

在频率大于1MHz 的情况下、SPI cock 在通信期间随机变为无效。

PFA 逻辑分析仪的屏幕截图供您参考。

在上面的图片中、您可以清楚地看到未激活的时间段。

P.S：即使时钟@1MHz、如果从器件有50个字节的响应(在逻辑分析仪中观察到)、数据读取也不会被正确读取。 仅接收到大约37个字节、并且 SPIRXFFST 为0、这表明虽然 MISO 线路中有50个字节的响应、但没有挂起数据。  

您好、Akash、

SPI CLK 仅在存在有源传输时保持有效。 一旦一个传输完成、如果 TXBUF 中没有挂起的数据、SPICLK 和 STE 引脚将进入非活动状态。

在您的代码中、我看到您是循环地连续发送和接收数据。 我想在使用1MHz 时钟时、即使在之前的数据完全传输之前、该函数也会更新 TXBUF 寄存器。 这是可以的、因为 SPI 将等待活动传输完成、然后开始在 TXBUF 中传输新数据。 因此 SPICLK 和 STE 引脚永远不会进入未激活状态。

当您增加频率时、我相信只有在之前的数据完全传输后、SPI_WRITE 函数才会被调用、因此您会看到引脚在很短的时间内处于非活动状态。 在第一个迭代期间、您尝试在 TX 之后立即读取数据、检查 RX 状态可能返回 false、并且您更快地进入第二个迭代。 这可能是您在第一次传输后未看到引脚处于非活动状态的原因。 但从第二次迭代开始、您也开始读取 RXBUF、因此 SPI_WRITE 函数调用会延迟、数据传输可能在此时间内完成、引脚可能已进入非活动状态。

此致、

Veena

你(们)好、Veena

我们知道、由于您提到的延迟、这是无效的。 我们正在寻找一种解决方案来避免这种延迟并实现无中断的通信。

正如我之前提到的、即使在1MHz 时也是如此、即使时钟没有被中断、但在 MISO 线路中观察到的所有数据都在 rxbuf 寄存器中被检测到。

那么、您能否提供有关如何克服这一问题的见解？

您好、Akash、

为什么不使用 DMA 传输和接收多个数据？ 因此可以避免软件延迟。

此致、

Veena

您好、Akash、

或者、如果您的发送长度小于 FIFO 大小、您可以尝试一次发送所有数据、然后开始从 RX FIFO 读取数据。

此致、

Veena

您好、Veena、

我们的问题声明要求传输长度可高达512字节(从 FIFO 缓冲区长度)、对于 tms320f28027、该长度大于 FIFO 缓冲区长度4x16位。

F2802x 系列 MCU 参考手册中规定、可以同时接收和发送。 那么、如果我们在传输时读取 RXBUF、为什么会有延迟。  

PFA 参考手册的屏幕截图、我们将其用于参考。

您好、Veena、

我相信 TMS320F29027处理器没有可用的 DMA 支持。

如果我错了、请提供有关如何在 F28027上实现 DMA 的帮助

您好、Akash、

我很抱歉。 你是对的。 该器件不支持 DMA。 该器件支持同时发送和接收、因此您可以在 MOSI 和 MISO 线路上看到数据、并且 RXBUF 会在传输完成后立即更新。 延迟完全是由于写入 TXBUF 的软件延迟所致。

您是否启用了优化？  

此致、

Veena

您好、Akash、

如果一些 SPI 专家有任何建议、我将与他们联系。

我想了解在传输之间使 SPICLK 处于非活动状态的后果是什么。 NFC 读取器是否希望时钟保持连续？

我看到一些器件希望 STE 引脚在整个数据传输过程中处于活动状态。 在这种情况下、我们通常使用普通 GPIO 引脚并在软件中相应地进行切换、而不是使用 SPI 模块驱动该引脚。

此致、

Veena

您好、Aksah、

在查询 RXBUF 上缺失的数据时、它是像缺失的初始/最终字节、还是完全随机的？

此致、

Veena

你(们)好、Veena  

如果 SPICLK 未激活、NFC 读取器将被复位。 这不是首选。

我们甚至尝试将 STE 引脚配置为 GPIO、并在整个操作过程中将其设置为低电平、但时钟在这两者之间变为空闲状态。 但即使 STE 引脚为低电平有效、时钟仍然处于非活动状态。

关于 RXBUF 中丢失的数据、我们每次都能很好地接收前5到10个字节、但丢失的剩余数据是随机发生的。