[参考译文] TMS320F28075：F28075 POR 问题

您好、Matthew、

那么、您是否意味着 POR 位于 VDD 和 VDDIO 上、如果是、您能否告知 VDD 的 POR 阈值？

您解释了 VDDIO 上升情况的延时时间， 我是否知道 VDDIO 下降低于 POR 阈值情况，XRS 保持高电平的时间？

Huihuang、

我在 F2837xD 数据表中有错误链接、而 F28075的行为相同、在发布此更新后、我将更正指向该 DS 的链接。

我在 TI 与其他一些人进行了交谈、我需要提供一些其他详细信息。

器件上的 POR 确实会监控 VDDIO 和 VDD 电源轨、但阈值远低于器件的 Vmin。  VDDIO 轨的触发点为~2.4V、1.2V 轨的触发点为~1.0V。

这个逻辑电路的目的是确保 IO 引脚在加电期间保持无毛刺脉冲。  满足这两个阈值后、我们将看到在器件释放 XRSn 引脚之前的100us 延迟。  如果其他电源上的功率斜坡在达到2.4V 和1.0V 后达到100us、则它们将位于器件的 Vmin 内、那么您可以充分依靠该电源来保持复位。  否则、我们建议使用外部 SVS、它将保持 XRSn、直到电源轨达到 Vmin。

对于 VDDIO/VDD 下降情况、这可能会确保器件在规格范围内运行、直到复位在2.4V 或1.0V 限值下再次被拉为有效。  在这种情况下、需要使用 SVS 来防止器件在其电压规格之外运行。

对于 F2807x 器件、还有一个额外的情况、即内部 VREG 被用来为1.2V 电源轨供电。  在这种情况下、在 POR 释放 XRSn 信号时、内部 VREG 将处于最大电位、仅基于 VDDIO 线路。  同样、您只需要监控 VDDIO 是否发生下降事件。

请告诉我这是否会清除问题。

最棒的

Matthew

您好、Matthew、

非常清楚，非常感谢！