主题中讨论的其他器件:C2000WARE
大家好、
我的客户想要在 F28388处为 USB 配置60MHz 时钟、从 TRM 可以看到 USB 的时钟源是 CMCLK 还是 CPU1.SYSCLK、但他们需要将 CMCLK 配置为 125MHz、CPU1.SYSCLK 配置为 200MHz、 在这种情况下如何为 USB 配置60MHz 时钟?
设置辅助 PLL、以便为 USB 模块提供60MHz 输出时钟。 这个固定频率是
所有 USB 操作都需要。 有关更多详细信息、请参阅系统控制一章。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户想要在 F28388处为 USB 配置60MHz 时钟、从 TRM 可以看到 USB 的时钟源是 CMCLK 还是 CPU1.SYSCLK、但他们需要将 CMCLK 配置为 125MHz、CPU1.SYSCLK 配置为 200MHz、 在这种情况下如何为 USB 配置60MHz 时钟?
设置辅助 PLL、以便为 USB 模块提供60MHz 输出时钟。 这个固定频率是
所有 USB 操作都需要。 有关更多详细信息、请参阅系统控制一章。
您好、Zhang、
此外、 对于您的以下查询-
[引用] TRM 中的 USB 时钟源是 CMCLK 还是 CPU1.SYSCLK、但它们要求将 CMCLK 配置为 125MHz、CPU1.SYSCLK 配置为 200MHz、 在这种情况下如何为 USB 配置60MHz 时钟? [/报价]
USB 有两个时钟输入。 USB 功能时钟和 USBBITCLK。 CMCLK 或 CPU1.SYSCLK 用于 USB 功能时钟、其频率取决于 CMCLK 或 CPU1.SYSCLK 频率。 USBBITCLK (请参阅"图3-6可配置系统"右上角的内容)需要为60MHz。
希望这一点很清楚。
此致、
Vivek Singh
您好、Vivek、
以下是客户的要求:
CPU1.SYSCLK:200MHz、 CMCLK:125MHz、
USBBITCLK:60MHz、 EtherCAT 时钟:100MHz、
是否可以配置 PLL 和分频器以满足上述所有要求? 如果是、如何对 AUL PLL 和 SYS PLL 进行配置?
如果不是、我们正在考虑使用以下配置来实现、将 CMCLK 设置为120MHz、EtherCAT 的时钟源来自 SYSPLL 时钟、但仍使用 CM 内核来控制 EtherCAT。
是否可以在下面进行此配置、所有配置都能确保可靠性?