[参考译文] CCS/TMS320F28377D：在28377中，是否存在 CLB 模块的时钟概念？

陈

我必须就此咨询 PWM 专家。 我们很快就会回来

此致、

Peter

陈

在咨询 PWM 专家之前、我将要求您更详细地描述您的代码要执行的操作。 具体而言、请描述每个步骤、并告诉我们具体的目的是什么以及该步骤是否起作用。 当您进入不起作用的步骤时、请向我们解释刺激因素是什么、您期望的结果是什么以及您获得的结果是什么。

谢谢、

Peter

您好、Peter、

感谢您的回复。

我修改了问题的描述并添加了一些解释。 我确信 PWM 模块和 GPIO 模块已正确设置。

我不确定 CLB 模块、无法确定问题是什么。

您好！

我正在就此与 CLB/PWM 专家联系、很快就会与您联系。

此致、

Peter

您能否用 driverlib 版本替换输出 XBAR 函数并重试？

输出 XBar 的 GPIO PinMux 配置也是如此。

您好、Nima、  

非常感谢您的帮助。 我听从了你的建议、但问题仍然存在。

我制作了一个视频、演示了如何创建项目和实验结果。

https://zhuanlan.zhihu.com/p/165997033

根据实验、PWM 模块工作正常、只要按下按钮、LED 就会改变。

详细代码如下所示。 我仍然找不到问题。 请帮帮我。

#include "F28x_Project.h" //器件头文件和示例包括文件

#define DB_UP 1
#define DB_DOWN 0

void InitEPwm2Example (void)；

void main (void)
｛
InitSysCtrl()；//系统初始200MHz
InitGpio()；

InitEPwm1Gpio()；// GPIO0、1连接有两个 LED、表示按钮状态
InitEPwm2Gpio()；// EPWM2A、B 是生成的 PWM 信号。

//GPIO16被设定为 I/O 并且被连接至一个按钮。
//按下按钮时，低电平表示 PWM 故障
//和 PWM 信号应该被阻断。
GPIO_SetupPinMux (16、0、0)；
GPIO_SetupPinOptions (16、0、GPIO_PULLUP)；//

Dint；

InitPieCtrl()；

IER = 0x0000；
IFR = 0x0000；

InitPieVectTable()；

//
EALLOW；
CpuSysRegs.PCLKCR0.bit.TBCLKSYNC =0；
EDIS；

InitEPwm2Examples()；

EALLOW；
CpuSysRegs.PCLKCR0.bit.TBCLKSYNC=1；
EDIS；

//---- 上面的代码可以正常工作。
EALLOW；
//将 GPIO16设置为输入 Xbar1
Xbar_setInputPin (XBAR_Input1、16)；

//将 InputXBar 1设置为 XBAR_AUXSIG0
Xbar_setCLBMuxConfig (XBAR_AUXSIG0、XBAR_CLB_MUX01_INPUTXBAR1)；
Xbar_enableCLBMUX (XBAR_AUXSIG0、XBAR_MUX01)；

EDIS；



//将 GPIO14设置为 outputXbar 3.
GPIO_setPinConfig (GPIO_14_OUTPUTXBAR3)；
GPIO_setDirectionMode (14、GPIO_DIR_MODE_OUT)；
GPIO_setPadConfig (14、GPIO_PIN_TYPE_STD)；

//将 GPIO15设置为 outputXbar 4.
GPIO_setPinConfig (GPIO_15_OUTPUTXBAR4)；
GPIO_setDirectionMode (15、GPIO_DIR_MODE_OUT)；
GPIO_setPadConfig (15、GPIO_PIN_TYPE_STD)；


//将 CLB2_OUT4设置为 outputXbar 3.
Xbar_setOutputMuxConfig (XBAR_OUTPUT3、XBAR_OUT_MUX05_CLB2_OUT4)；
Xbar_enableOutputMux (XBAR_OUTPUT3、XBAR_MUX05)；

//将 CLB2_OUT5设置为 outputXbar 4.
Xbar_setOutputMuxConfig (XBAR_OUTPUT4、XBAR_OUT_MUX07_CLB2_OUT5)；
Xbar_enableOutputMux (XBAR_OUTPUT4、XBAR_MUX07)；

//LET CLB_OUT6、7替代 DB_PWM2A、B。
clb_setOutputMask (clb2_base、1 << 6 | 1 << 7、true)；

EDIS；




//选择 CLB2_base
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN0、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN1、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN2、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_in3、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN4、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_iN5、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN6、CLB_LOCAL_IN_MUX_GLOBAL_IN)；
CLB_CONFIGLocalInputMux (CLB2_base、CLB_IN7、CLB_LOCAL_IN_MUX_GLOBAL_IN)；


// GPIO16-->输入 XBar 1 --> AUXSIG0 -->边界0
// EPWM2A_DB ->边界1
// EPWM2B_DB ->边界2.
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN0、CLB_GLOBAL_IN_MUX_CLB_AUXSIG0)；
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN1、CLB_GLOBAL_IN_MUX_EPWM2A_DB)；//
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN2、CLB_GLOBAL_IN_MUX_EPWM2B_DB)；//
//
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_in3、CLB_GLOBAL_IN_MUX_EPWM1A)；
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN4、CLB_GLOBAL_IN_MUX_EPWM1A)；
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_iN5、CLB_GLOBAL_IN_MUX_EPWM1A)；
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN6、CLB_GLOBAL_IN_MUX_EPWM1A)；
CLB_CONFIGGlobalInputMux (CLB2_base、CLB_IN7、CLB_GLOBAL_IN_MUX_EPWM1A)；


//为 CLB2、IN0、1、2选择外部
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN0、CLB_GP_IN_MUX_EXTERNAL)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN1、CLB_GP_IN_MUX_EXTERNAL)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN2、CLB_GP_IN_MUX_EXTERNAL)；

CLB_CONFIGGPInputMux (CLB2_base、CLB_in3、CLB_GP_IN_MUX_GP_REG)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN4、CLB_GP_IN_MUX_GP_REG)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_iN5、CLB_GP_IN_MUX_GP_REG)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN6、CLB_GP_IN_MUX_GP_REG)；
CLB_CONFIGGPInputMux (CLB2_base、CLB_IN7、CLB_GP_IN_MUX_GP_REG)；

//初始化 CLB2和使能
initTILE2 (clb2_base)；
clb_enableCLB (CLB2_base)；

//EINT；//
ERTM；//

for (；；)
｛

if (GpioDataRegs.GPADD.bit.GPIO16 ==0)
｛
GpioDataRegs.GPASET.bit.GPIO0 = 1；
// delay_US (100)；

｝
其他
｛
GpioDataRegs.GPACLEAR.bit.GPIO0=1；
// delay_US (100)；

｝

ASM (" NOP")；

}
}



空 InitEPwm2Examples()
{

EPwm2Regs.TBPRD = 5000； //设置计时器周期
EPwm2Regs.TBPHS.bit.TBPHS = 0x0000； //相位为0
EPwm2Regs.TBCTR = 0x0000； //清除计数器

//设置 TBCLK
EPwm2Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN；//向上计数
EPwm2Regs.TBCTL.bit.PHSEN = TB_DISABLE； //禁用相位加载
EPwm2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV2； //时钟与 SYSCLKOUT 的比率
EPwm2Regs.TBCTL.bit.CLKDIV = TB_DIV1； //在上慢下来观察
//范围

//设置比较
EPwm2Regs.CMPA.bit.CMPA = 2500；

//设置操作
EPwm2Regs.AQCTLA.bit.CAU = AQ_SET； //将 PWM2A 设置为零
EPwm2Regs.AQCTLA.bit.CAD = AQ_CLEAR；

EPwm2Regs.AQCTLB.bit.CAU = AQ_CLEAR； //将 PWM2A 设置为零
EPwm2Regs.AQCTLB.bit.CAD = AQ_SET；

//低电平有效互补 PWM -设置死区
EPwm2Regs.DBCTL.bit.OUT_MODE = DB_FUL_ENABLE；
EPwm2Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC；
EPwm2Regs.DBCTL.bit.IN_MODE = DBA_ALL；
EPwm2Regs.DBRED.bit.DBRED = 400；// x*100 =延迟 x us
EPwm2Regs.DBFED.bit.DBFED = 400；
///EPwm2_DB_DIRECTION = 1；

//中断，我们将在其中修改死区
EPwm2Regs.ETSEL.bit.INTSEL = ET_CTR_ZERO； //选择“零时 INT”事件
EPwm2Regs.ETSEL.bit.INTEN = 1； //启用 INT
EPwm2Regs.ETPS.bit.INTPRD = et_3rd； //生成第3个事件的 INT

}

您将覆盖死区模块上的 EPWM2输出信号。 您还可以在死区模块中接收来自 EPWM2的信号。 这一切都很好。

您将输出发送到 OUT4和 OUT5、然后使用输出 XBAR 将其从器件中取出、该输出看起来也是正确的。

但是、您的 CLB 逻辑块根本无法正常工作... 您的 ePWM 输出不会改变、而您的 CLB OUT4和 OUT5始终处于低电平...

我不确定问题是什么。 您能否从与门 EX8类似的较小示例开始？ 我们需要分步调试这个。

您是否尝试过 EX8？

您好、Nima、

我已经尝试了 EX8

我将 EPWM3A (50%周期)设置为 GPIO0的输入、将 V3.3设置为 GPIO1的输入。 希望 GPIO24 (outputxbar 1)生成 EPWM3A 波形。 但是、波形保持低电平。  

这也表明 CLB 模块不能正常工作。 这是否与硬件相关？   

您可以在 TI LaunchPad 中尝试我的代码吗？

非常感谢您的帮助。

您能否仅使用 DRIVERLIB 恢复项目、以便我可以在 myside 上进行测试。 我看到一些位字段、我不记得曾经提供过基于位字段的 CLB 项目。

您是否可以更新要在 EX8基础上构建的项目？ 这样、我就可以确认问题不是来自 InitSysctl 和最初未使用 Driverlib CLB 示例进行测试的其他函数。

NIMA

谢谢、

完成后请告知我。

NIMA