This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
以下是客户可能需要您帮助的一些问题:
CLB 需要多少个逻辑块来收集编码器数据?
CLB 和 FPGA 之间有何区别? 例如处理速度。
谢谢、此致
耶鲁李
您好、Yale、
基于 CLB 的编码器实现只需要一个 CLB 逻辑块即可实现解码逻辑。 您可以在 PTO API 参考指南中找到有关该指南的更多信息、网址为 :http://ti.com/lit/sprac77
CLB 和 FPGA 之间存在一些主要差异、我建议查看 C2000 Academy CLB 模块以了解它的基本知识。 就两者之间的差异而言、CLB 在资源方面当然更为有限、并且没有像 FPGA 那样具有丰富的功能。 但是、根据需要实现的内容、CLB 可能已经足够了。 在处理速度方面、F28388D 上的 CLB 在管道模式下以100MHz 或150MHz 的频率运行。 FPGA 的处理速度取决于 FPGA 以及在两个器件之间传输信息的方式。 我要说的是、CLB 的优势在于它已经使用器件计时、这是一个巨大的优势。
请告诉我、这是否回答了您的问题、或者您是否有任何有关 CLB 的其他特定问题
此致、
Peter