This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28375S:SRAM 行数和工艺节点数

Guru**** 2538950 points
Other Parts Discussed in Thread: TMS320F28375S

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/774863/tms320f28375s-sram-number-of-rows-and-process-node

器件型号:TMS320F28375S

我们正在尝试使用 微控制器中内置的 ECC 和奇偶校验保护机制来评估由于软错误而检测位状态变化的能力。  在本例中、SPRACC0的第3.4.1节介绍了我所指的软错误类型。

SPRACC0的第2节和第3.4.1节的组合描述了 SRAM 的物理布局以及一个字中的任何两个位之间的接近程度。  为了评估单个带电粒子对多个附近位的易感性、SRAM 阵列中的行数和此存储器中使用的处理节点是多少?  我无法在任何文献中找到此信息、因此了解需要哪些额外的软件保护来检测变化将非常有帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jordon、

    TMS320F28375S 上的所有 SRAM 均受 ECC 或奇偶校验保护、作为诊断。 请参阅器件数据表中的"表6.6存储器类型"。

    奇偶校验可有效检测单个位错误、ECC 可有效检测2位错误并校正单个位错误(SECDED)。

    通过奇偶校验退出检测的任何单个软错误事件都应导致多位翻转、至少2个相邻位受到干扰。 TI 65nm 节点上的大多数数据 SRAM 采用多路复用器因子设计、足以避免多位翻转、从而导致非常罕见的事件(MBU 小于 SER 总数的1%)。 ECC 提供了校正单位错误的附加功能、以提高系统的可用性。

    此致、

    --阿什什语