This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28035:当 SCI 发送 FIFO 为空时、FIFO 中断操作的时间为?μ s

Guru**** 2031750 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/788395/tms320f28035-when-sci-transmit-fifo-is-empty-how-long-does-the-fifo-interrupt-actives

器件型号:TMS320F28035

大家好

我正在,F28035 μ s 使能 SCI 发送 FIFO 中断(TXFFIENA=1)、并将 TXFFIL=0 (发送 FIFO 中断级别位)。  

有时、当运行到发送 FIFO 中断 ISR 时、我没有收到要写入 TX FIFO 的数据(因此 TX FIFO 很长时间为空)、并且我发现 ISR 将持续激活(此模式适用于我)、 但我不知道 中断之间有多长时间处于活动状态?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    F.F.

    内部中断的最小延迟为14个周期。 (对于一个外部中断、最小延迟为16个周期。)

    但愿这对您有所帮助。 如果您的问题得到了解答、请单击绿色的"验证答案"按钮。 谢谢。

    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    F.F.

    我上次听说过您、已经有一段时间了。 因此,我假设我的最后一个答复可以解决你的问题。 如果情况并非如此,请拒绝此解决方案或回复此主题。 如果此主题被锁定、请制作一个描述问题当前状态的新主题。 谢谢你。

    - Ken