This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/802128/tms320f28377d-synchronization-of-cpu1-and-cpu2-timer-interrupt
我在 CPU1中感应到的所有 ADC 反馈、与我在 CPU2中使用的反馈相同。
CPU1输入时间和 CPU2中断时间相同..
但两个中断不会同时出现两个中断20us 之间的时间延迟、该延迟可能会影响我的控制环路。
那么、是否有任何方法来同步计时器和中断将同时生成两个 CPU？
如有任何可能、请提供指导。
你(们)好、Veena 感谢你的答复。
是否要同时在两个内核上接收 ADC 中断？
不、我希望两 个内核同时发生计时器0中断。
我假设您已在每个内核中配置了2个 ADC。 每个 ADC 的哪个触发器开始转换？
没有在一个内核(CPU 1)中配置所有 ADC。
我想使用共享 RAM 将 ADC 的结果从 CPU1传输到 CPU2。
以便我在两个内核中同时需要计时器0中断。
