请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F280049 您好！
根据 F28004x 技术手册、第1310页、表13-8 12位模式下的 ADC 时序。
了解 ADCCLK 可能会因使用不同的 ADCCTL2预分频值而变化、AD 转换时间将增加。
如何选择合适的 ADCCLK？
例如、SYSCLK = 10nsec、设置 ACQPS=14、然后 ADC S+H 时间为150nsec。
可以解释与 设置 ADCCTL2 = 6 (转换时间为410nsec)相比、当我设置 ADCCTL2 = 0 (转换时间为110nsec)时的优点/缺点是什么
这是否会影响 AD 计数的稳定性？
谢谢
CK Ting
