[参考译文] TMS320F28376S：DMA 触发延迟

admin

Other Parts Discussed in Thread: TMS320F28376S

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/812218/tms320f28376s-dma-trigger-latency

器件型号：TMS320F28376S

尊敬的先生：

我们正在开发的产品中使用 TMS320F28376S，对 DMA 模块进行重新分级几乎没有什么问题

从外部信号(如 XINT)触发的 DMA 延迟是多少(直到 DMA 开始传输的 SYSCLK 数，假定没有高优先级 DMA 通道，总线上没有 CPU 或 CLA 冲突)
内部信号(如 TIMER0 )的 DMA 触发延迟是多少(直到 DMA 开始传输的 SYSCLK 数，假定总线上没有高优先级 DMA 通道与 CPU 或 CLA 发生冲突)
DMA 是否有可能在传输结束时触发 CLA (我知道 CLA 可由 ADC、ePWM 触发)？
如何轻松确定之前的 DMA 传输已经完成(传输结束时没有触发实际中断)

Eyal。

6 年多前

0 admin 6 年多前

TI__Guru**** 2388040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Eyal、

我需要确认这一点、但延迟可能与中断相同：外部源为16个周期、内部源为14个周期。 DMA 不可作为 CLA 的触发任务源。您可能会让 DMA ISR 生成一个 XINTx 信号并使用这个信号来触发 CLA 任务的开始。我意识到这可能不是理想的、它会消耗额外的周期、但可以做到。要确定 DMA 传输是否已完成、您可以读取 DMA 控制寄存器中的标志位。

我希望这能解答您的问题、如果是、请单击绿色的"验证答案"按钮。谢谢你。

- Ken

0 admin 6 年多前

TI__Guru**** 2388040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Eyal、

用 ‘团队提供的信息更新我之前的回复-‘内部’触发器的延迟为4个 SYSCLK 周期，外部’触发器的延迟为6个 SYSCLK 周期。

我希望这能解答您的问题、如果是、请单击绿色的"验证答案"按钮。谢谢你。

- Ken

0 admin 6 年多前

TI__Guru**** 2388040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Eyal、

一个次要更新-。一个内部触发器需要4个 SYSCLK 周期。对于外部触发、它将超过7个 SYSCLK 周期。我们拥有的数据不包括路径延迟。请告诉我您是否必须有准确的数字、但要获取该信息需要一些时间。

- Ken

C2000™︎ 微控制器（参考译文帖）

C2000™︎ 微控制器（参考译文帖）(Read Only)

[参考译文] TMS320F28376S：DMA 触发延迟