大家好、
我担心答案是否定的、但我不希望错过潜在的解决方案。 我们最近发现、在设计数字输出电路时未考虑 TMS320F28062 uC 的内部上拉电阻。
根据数据表、当器件复位时、包括由于 POR 和 BOR 而使能该引脚。 这会导致电源打开和关闭时出现毛刺脉冲。
是否有任何方法(配置 btis 或其他任何方法)可以更改此行为,以便上拉电阻不会在每次通电和断电时重新激活?
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我担心答案是否定的、但我不希望错过潜在的解决方案。 我们最近发现、在设计数字输出电路时未考虑 TMS320F28062 uC 的内部上拉电阻。
根据数据表、当器件复位时、包括由于 POR 和 BOR 而使能该引脚。 这会导致电源打开和关闭时出现毛刺脉冲。
是否有任何方法(配置 btis 或其他任何方法)可以更改此行为,以便上拉电阻不会在每次通电和断电时重新激活?
谢谢。
您好!
感谢您的确认。 我们曾考虑添加下拉电阻器、但必须验证它不会对器件及其电源造成过多压力。 根据规格:
当输出驱动晶体管时、我们需要非常低的电压(<0.3)、这意味着需要1k (1k * 200uA = 0.2V)之类的小电阻下拉电阻器、以避免出现此问题、但在受3.3V * 4影响的正常高电平输出上会产生额外的功耗。 需要进行一些微调和验证。
在电气规格中、它们还提到了内部下拉、但在数据表中、我找不到任何对其的引用。 因为 UC 的其他系列有一些,但这一个没有,我是对的吗? 我觉得奇怪、因为电气规格文档专门指的是此 uC 系列。