[参考译文] TMS320F28374S：关于 EMIF 写入周期时间

您好、U-SK、

由于假期原因，请在12月31日前回复。

此致、

Marlyn

您好！

您可以使用以下应用手册来帮助解决您的问题(包括其附录中提到的寄存器配置工具)：
https://www.ti.com/lit/sprac96


谢谢、
Brett

您好！

是的、您的计算是正确的。

此致、

Vivek Singh

您好、Vivek、

感谢您的回答。

我还有其他问题。

 在另一天布置寄存器设置时测得的波形如下。

是否有任何可能的原因导致写入周期时间短于计算时间？

我的寄存器设置如下：

EW=1的原因是等待信号可以从实际开发产品中的连接目标发送。 测量时、等待信号始终为高电平、不会置位。(因此、当 EW=1时、我认为 EWC = 0)

时钟设置如下：

根据上述设置、 时钟肯定被设置为99MHz。

我想知道、因为波形与计算不同。

你可以给我任何建议吗？

此致、

U-SK

U-SK、

观察 XCLKOUT 信号以确认 SYSCLK 频率可能是一个很好的练习。 还应该能够观察 EM1CLK 信号来确认 EMIF 频率。

Tommy

额外的2个周期(+2分量) 用于内部延迟、您将在波形中看不到该延迟。

此致、

Vivek Singh

嗨、Tommy、

感谢你的答复。

如有必要、我还将检查 XCLKOUT 波形。

此致、

U-SK

您好、Vivek、

感谢你的答复。

EMIF 写入周期时间在数据表的下图中似乎是第15个。

因此、我认为 EMIF 写入周期时间意味着 EMxCS 信号(波形)变为低电平与变为高电平之间的时间。

具体而言、什么是"内部延迟"？

>额外的2个周期(+2分量) 用于内部延迟，您将在波形中看不到该延迟。

以上陈述在 TI 文档中的何处描述？

此致、

U-SK