[参考译文] TMDSCNCD28388D：通过 EtherNet/EtherCAT PHY 进行内部或外部时钟分配

您好、Cody、感谢您的快速回复。

我添加了一份简历、说明我打算做什么、以澄清设置并再次询问它是否起作用。 如果我的设置不正确、我会破坏整个电路板制造流程、很多人会生气...所以我很想确保你理解我的观点、我的方法是正确的。 再次提前感谢。

这是我的手写原理图。 前者是默认的 controlBoard 时钟分布、最后一种是我的方法。 你说什么/？

巴勃罗

这里有几条评论。

1. ECAT_PHY_CLK 正常工作。
   1. 这旨在与 EtherCAT PHY 配合使用。
   2. 尚未指定用于以太网 PHY、它可能具有比该规范允许的更多相移或抖动。
   3. F28388D 仍处于器件"预览"状态。 虽然 ECAT_PHY_CLK 特性已经过验证、但该特性的完整特性描述仍在进行中。

我建议您使用外部时钟源、直到此功能已完全验证(当器件在 TI.com 上进入"正在供货"状态时将完成此操作)、实施类似于 controlCARD 的器件可能是您的理想选择、 器件发布后、您可以取消配置25MHz 时钟和缓冲器源、并根据需要使用 ECAT_PHY_CLK 选项。

此致、
Cody  

您好、Cody、明白了。 我会将您的建议用于我的第一个试验板、然后我会看到。

但顺便说一下、您对数据表建议的所有 PHY IC 的外部 xtal 选项有何看法？ 我完全合法、并且经过测试、不是吗？ 或者必须在 UC 和 PHY 的 IC 参考 clk 之间进行 clk 同步... 我猜不是。

来自 DP83822HF、DP83822IF、DP83822H 和 DP83822I 数据表

谢谢！ 我对新年的最美好祝愿。

您的问题让我有点困惑、但您不需要为 PHY 和 F28388D 器件使用相同的时钟源。

只要晶振满足以太网和 EtherCAT 的 PPM 要求、您就可以为 F28388D 器件使用晶振。 如果您希望将晶体用于 PHY、我建议您查看其数据表、因为这可能会因器件而异。

此致、
Cody  

您好、Coddy、让我尝试澄清一下。

问题不仅仅在于为 clk 源和 uC 和 PHY 分配一组选项、并将其添加到 controlBoard 原理图中以确定路由时间(下周)。 如果我将 UC 放置在远离 PHY 或 PHY 的位置、则可能不是在所有电路板上承载25MHz 的好方法。

1)控制板：1个用于 uC (20Mhz)的外部时钟。 1个外部时钟(25MHz)以及用于 ENET/ECAT PHY 的缓冲器分配

2)分配_2：1个用于 uC 的外部振荡器、然后将 uC GPIO 连接到 ENET/ECAT PHY

3)方法：用于 uC 的3个外部振荡器和用于每个 ENET/ECAT PHY 的 xtal

4) Approach_4：XTAL 用于 uC、XTAL 用于每个 ENET/ECAT PHY

5) Approach_5：用于 uC 的内部 OSC1/OSC2和用于每个 ENET/ECAT PHY 的 xtal

那么、您对这些方法2到5有什么建议/意见？ 您认为法院会起作用吗？

我可能会根据尺寸限制在同一电路板上组合多种方法、例如外部振荡器加 xtal、但我想知道至少有一种方法可以正常工作。

谢谢！

Pablo

谢谢。 我很高兴能提供帮助。  

如果您有更多问题时该主题已关闭、请随时使用"提出相关问题"按钮。

此致、
Cody