• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 1 名订阅用户
  • 次查看 110 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280049：ADC 输入#39；s 寄生电容容容差

admin
Guru**** 1807890 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/783882/tms320f280049-adc-input-s-parasitic-capacitance-tolerance

器件型号：TMS320F280049

您好！

我有2个关于片上 ADC 的问题。

Q1：数据表、表5-45显示了每个 ADC 输入的寄生电容。 我想问、对于这些典型值、我们是否有任何容差。 我可以使用+/-20%进行最坏情况分析吗？

Q2：如何计算总转换误差？ 这是 本文档中的总体未调整误差(TUE)吗？

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kien、

    Q1：是的、您可以使用+/-20%来计算寄生效应的最坏情况。 这与我们在工作台上测量的结果一致。

    Q2：F280049的总转换误差不是特定的、但您可以通过发送的链接中指示的偏移、增益和直流性能(DNL 和 INL)误差来得出这一结果。 是的、这与 TUE 相同。

    此致、
    Joseph
  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Joseph、
    感谢您的回答。
    使用内部基准时、增益误差较高(+/-45LSB)、从而导致较高的 TUE。 如果我只使用内部基准、是否有任何方法来减少误差？
  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kien、

    TUE 最终会因内部 VREF 模式上的增益误差而升高、遗憾的是、我们无法控制内部 VREF 源、 但是、如果我们可以预测增益和偏移误差、我们可以在输入端对这些误差进行补偿、并将误差降至最低。 这将是具有校正的总误差。 不确定目标应用是什么、但这可能是您可以选择的选项。

    对于偏移误差补偿、F280049器件中的 ADC 具有一个 PPB (后处理块)、该 PPB 可以在不占用 CPU 开销的情况下为每次转换产生固定误差(在本例中为偏移)。 对于增益误差、您可以首先运行一个测试来确定哪个输入电压会产生满量程转换、将该误差转换为 LSB 并放入 PPB 进行校正、然后进行偏移和增益校正转换。 我认为这是一种可能性。

    此致、
    Joseph
  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Joseph、
    明白。
    感谢您的大力支持！