请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F280041 主题中讨论的其他器件：ADS114S08B、
您好！
我们实施了基于 ADC ADS114S08B 的输入采集系统、该系统通过 SPI 连接到 TMS320F280041 DSP。
我们尝试在 SPI 模式1 (CPOL = 0、CPHA = 1)下使用4线 SPI 配置(/CS SCLK MISO MOSI)、这是 ADC 数据表中的建议。 在这种情况下、/CS 被连接至高电平、直到最后一个 SCLK 上升沿、并且在从该沿经过一个不可预置的延迟时间后被释放。 在 ADS114S08B 中、CS 上升沿的延迟时间必须使 FIN SCLK 下降沿至少20ns。 如何在 TMS320F280041中确保这种情况？ 使用所需的 SPI 模式1、/CS 在最后一个 SCLK 下降沿变为低电平。
我们知道可以将/CS 驱动为 GPIO 或始终将其连接到 GND、但我们认为这些可能是权变措施、而不是正确的解决方案。
谢谢！
