您好!
您能否告诉我 eQEP{QEPA 和 QPEB}输入的最大频率?
我正在阅读其 DS:表5-63。 eQEP 时序要求。
- tw (QEPP)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的一半
- tw (STROBH)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的四分之一。
(编辑:我们假定为“正交时钟模式”)
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
您能否告诉我 eQEP{QEPA 和 QPEB}输入的最大频率?
我正在阅读其 DS:表5-63。 eQEP 时序要求。
- tw (QEPP)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的一半
- tw (STROBH)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的四分之一。
(编辑:我们假定为“正交时钟模式”)
Whitney、
感谢您的回答。
-您的最新答案是:"QEPA 和 QEPB 的最大频率是 SYSCLK 频率的一半。"
-每个 QEPA 和 QEPB 周期四个增量。
上面的项目会说每个 SYSCLK 有几个增量。 我担心的是,这是不是真的。
我认为 eQEP 电路与 SYSCLK 同步、因此我预期"针对正交时钟模式、QEPA 和 QEPB 的最大频率"为 SYSCLK 的/4或/8。 我认为需要四个或八个时钟以实现四个增量。
Hideaki、您好!
您的想法是正确的、eQEP 与 SYSCLK 同步。
有关 QA 最大频率和 SYSCLK/2的 QB 的数据表规格代表了 QA 或 QB 可被 eQEP 模块锁存/检测的最大速度。 如果 QA 和 QB 的运行速度快于 SYSCLK/2、则 eQEP 将不会检测到状态转换/边沿、并将丢失。
通常情况下、QA 和 QB 将进行90度相移、并且在同一个 SYSCLK 周期中不会同时进行状态转换。 如果它们这样做、eQEP 将生成一个"相位错误标志"、如技术参考手册中所述。 因此、为了避免 QA 和 QB 同时改变状态、QA 和 QB 都无法以 SYSCLK/2频率运行、 但这并不要求 QA 和 QB 为 SYSCLK/4或 SYSCLK/8、因为即使在该频率下、它们也可以同时具有边沿并导致相位误差。
此致、
Nirav