This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379S:eQEP 最大频率(针对"正交时钟模式")

Guru**** 2527660 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/820904/tms320f28379s-eqep-maximum-frequency-for-quadrature-clock-mode

器件型号:TMS320F28379S

您好!

您能否告诉我 eQEP{QEPA 和 QPEB}输入的最大频率?

我正在阅读其 DS:表5-63。 eQEP 时序要求。

- tw (QEPP)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的一半

- tw (STROBH)= 2tc (SYSCLK):我觉得频率是 SYSCLK 的四分之一。

(编辑:我们假定为“正交时钟模式”)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您对数据表要求的理解是正确的。 另请注意、这些数字假设您未使用输入限定条件。

    惠特尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Whitney、

    感谢你的答复。

    但我现在还不清楚。

    您能否告诉我 eQEP{QEPA 和 QPEB}输入的最大频率?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您突出显示的是数据表所指的"输入周期"、因此是的、QEPA 和 QEPB 的最大频率是 SYSCLK 频率的一半。

    惠特尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。


    Whitney、

    很抱歉、我没有提到我们假设是 eQEP 模式之一"正交时钟模式"。 每个{QEPA 和 QEPB}周期需要四个 QPOSCNT 增量。

    请您再向我提供建议吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Whitney、

    请再提供您的回复吗?

    很抱歉   、我没有在开头告知条件"正交时钟模式"。

    感谢你能抽出时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正交时钟模式是您在上面分享的图表中描述的模式。 我之前给你的答案是已经考虑到了这一点。 您能解释一下您有什么顾虑吗?

    谢谢、

    惠特尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Whitney、
    感谢您的回答。
    -您的最新答案是:"QEPA 和 QEPB 的最大频率是 SYSCLK 频率的一半。"
    -每个 QEPA 和 QEPB 周期四个增量。

    上面的项目会说每个 SYSCLK 有几个增量。 我担心的是,这是不是真的。

    我认为 eQEP 电路与 SYSCLK 同步、因此我预期"针对正交时钟模式、QEPA 和 QEPB 的最大频率"为 SYSCLK 的/4或/8。 我认为需要四个或八个时钟以实现四个增量。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hideaki、您好!

    您的想法是正确的、eQEP 与 SYSCLK 同步。

    有关 QA 最大频率和 SYSCLK/2的 QB 的数据表规格代表了 QA 或 QB 可被 eQEP 模块锁存/检测的最大速度。 如果 QA 和 QB 的运行速度快于 SYSCLK/2、则 eQEP 将不会检测到状态转换/边沿、并将丢失。

    通常情况下、QA 和 QB 将进行90度相移、并且在同一个 SYSCLK 周期中不会同时进行状态转换。 如果它们这样做、eQEP 将生成一个"相位错误标志"、如技术参考手册中所述。 因此、为了避免 QA 和 QB 同时改变状态、QA 和 QB 都无法以 SYSCLK/2频率运行、 但这并不要求 QA 和 QB 为 SYSCLK/4或 SYSCLK/8、因为即使在该频率下、它们也可以同时具有边沿并导致相位误差。

    此致、

    Nirav