This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F2808:F2808 SPI 时序

Guru**** 1831610 points
Other Parts Discussed in Thread: ADS8319
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/588531/tms320f2808-f2808-spi-timing

器件型号:TMS320F2808
主题中讨论的其他器件:ADS8319

你好
我的客户尝试使用 SPI 将以10MHz 时钟速度运行的 ADS8319连接到 F2808。
尽管这似乎正常、但他们正在检查计时是否满足所有最小/最大情况、并遇到了一个问题、我希望您能够提供一些建议/建议。

他们告诉我们

ADS8319具有 SDI 捆绑高电平、因此配置为"/CS 模式"、并将 VBD 设置为3.3V。 在 ADS8319数据表中、在此配置中、ADS8319在 SPICLK 下降沿之后更改数据、最小数据保持时间为5ns。  (数据表中的 T2 SLA600C 表7.7)

 

下一个数据位会在一段时间后建立、这段时间受器件 VBD 为3.3V 的影响、因此引用了7.7 (SLA600C)、这表示新数据在同一时钟边沿经过24ns 的最大延迟后有效。

 

我们将 TMS320值设置如下:

 

    • LSPCLK 频率为50MHz、TC (LCO)= 20ns
    • 10MHz 的 SPICLK 频率、TC (SPC) M = 100ns
    • 时钟极性= 0
    • 时钟相位= 0

 

因此、从 TMS320数据表中可以看出、表6-34中提供了所需的保持时间。 SPI 主控模式外部时序(时钟相位= 0)为30ns

 

0.5*10050ns–0.5*20ns–10ns = 30ns 最小数据保持时间

 

 

这意味着、在下降沿之后、我们可能会在5ns 后丢失有效数据、但 TMS320需要将其保持在30ns 以下才能采集样本。

 

从测试来看,我们似乎没有发现任何问题,因为我希望在所有的位读取 MSB 到 LSB 时都能看到这种情况。 因此、我们会得到有效数据或总误差(请评论)。 我们已经看到、随着 TMS 320成功读取、ADC 保持时间(数据表 SLA600C 表7.7的 T2)从负时钟边沿到 ADC 数据保持在大约10ns。 因此、该值完全在所引用的30ns 的最大值范围内、但远低于所引用的30ns。

 

为了更详细地了解这一点,我们将对保留有效参数 tv (SPCL-SOMI)M 的定义感兴趣。 此外:

 

    • 是30ns 的值、这是定义为 sigma 类型参数的极端情况
    • 有一个与我们观察到的值一致的典型值
    • 如果在读取 TMS320数据之前数据未被保持有效、那么预测一个总误差(将被检测到)是正确的。
    • 当我们的装置在10ns 下工作时、如果 ADS 仅满足其数据保持最小值5ns、可能会出现问题?

 

 

此致

Bob 熏肉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bob、

    我们知道 SPI 时序存在一些问题、并正在努力更新表。
    要回答您的问题、SOMI 保持时间最小值为0ns。 如果从器件数据直到捕捉边沿才被保持、那么数据可能不正确。

    我们将在确认后更新表格。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mark

    顺便提一下、查看《TMS320x280x、2801x、2804x 串行外设接口参考指南》、SPRUG72–2009年2月、我有一个关于文档的两个观察结果的查询。

    我是否忽略了该文档的勘误表/附录,也许是针对 TMS320本身的勘误表,它涵盖了文档套件其他部分中的问题?

    例如、部分2.1.1 SPICCR 位4 (SPILBK)显示为 R-0、但似乎是选择环回的唯一方法、因此我假设它应该是 R/W-0。

    第2.1.3节显示了列为 R/C/0的三个位,但下面的图例中没有列出这些位。  在这种情况下、表2-4清楚地说明了在位7设置为1时写入寄存器的过程会导致相应位被清除、但其他位似乎不受写操作的影响、那么它们应该是 R-0吗?

    非常感谢

    Bob 熏肉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Bob:

    F2804x 器件的勘误文档位于: www.ti.com/.../sprz255 。 通常、我们不会对用户指南错误或示例的勘误表进行文件更新。

    SPICCR.SPILBK 实际上是 R/W 0类型位。 正确的是、SPILBK 控制环回功能。

    关于"R/C-0"位、这意味着要清除的读/写1 -复位状态为0。 正确的描述为:
    SPIST.7 ---- R/C -- 0
    SPIST.6 ---- R -- 0
    SPIST.5 ---- R -- 0
    SPIST.4-0 -- R -- 0

    我将提交 TT 以更正这些位描述。 感谢您的反馈。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好
    您是否有更新后的数据表将何时发布并进行这些更正的估计?

    谢谢

    Bob 熏肉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好
    我的客户还有一个问题

    很抱歉,但我以前没有发现的一个方面,我们可以快速澄清一下,您提供的表格(四个选项卡,涵盖四个时钟方案)现在不再提及时间安排与哪个 SPICLK 边沿相关。

     

    TI 文档之间似乎存在不一致的数据;根据 SPRUG72 (TMS320的 SPI 详细信息)、与 SPI 时钟方案相关的数据汇总在表1-3中:    

    在 SPICCR.6=0和 SPICTL.3=0时选择无延迟的上升沿

     

    但是,在 SPRS230N (TMS320) SPI 第6.10.5节,表6-34 (行“5”)中,我对它的读数表明,当时钟极性为0时,数据在 SPICLK 下降沿周围被选通,而当时钟极性为1时,数据上升沿被选通。

     

    您能否澄清这些位和时钟方案选择的正确解释,并在您提供的“审阅”电子表格中添加哪些时钟边沿?

     

    非常感谢
    Bob 熏肉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bob、

    我们现在正在制定数据表发布的时间表。 这些表已最终确定并与您脱机共享。

    阅读完整的第1.4.3.1节 SPI 时钟方案、该部分开头的文本加上图1-4 SPICLK 信号选项的组合,它显示了数据的传输位置和每个配置的“选通”边沿。 我不是很确定混乱的地方。 对于表6-34、SPISIMO 在极性= 0时在上升沿被锁存(发送)、或在极性= 1时在下降沿被锁存(参数4)。 当极性为0时、SPISOMI 在下降沿被选通(接收)、当极性为1时、在上升沿被选通。

    此致、
    标记