TI E2E™ 设计支持论坛将于 5 月 30 日至 6 月 1 日进行维护。如果您在此期间需要技术支持,请联系 TI 的客户支持中心寻求帮助。

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28035:连接配置为输出引脚的两个 GPIO 引脚时、无法生成实数"低电平&quot

Guru**** 2046970 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/566686/tms320f28035-cannot-generate-real-low-level-when-connect-two-gpio-pin-which-configured-as-output-pin

器件型号:TMS320F28035

您好、香榭丽舍

我的客户有一个申请。 它们的产品 将并行使用。

它们使用 GPIO 引脚直接连接信号总线、作为波形结构图。

GPIO 管脚被配置为输出管脚、上拉 模块被禁用。

它们需要将一个 GPIO 初始设置为高电平、而另一个 GPIO 将下拉总线。

我们首先使用 GPIO 模块在单个单元上进行测试、并为电压不是零提供资金。

作为 波束波形、下降电压将保持在1.49V。

原始值为3.3V、 当我们清除另一个 GPIO DAT 值时、电压将降至1.49V。

在这种情况下, 一个是 GPIO12, 另一个是 GPIO31  

   

但是、只有 GPIO18将下拉电压波纹1V。

客户想知道为什么 GPIO 无法真正将电压下拉至零、以及引脚之间存在差异的原因。

但是 ,C2000上的 GPIO 模块的方框图是什么?

您是否对配置有任何建议?

BR

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Brian、

    如图所示连接并驱动两个 GPIO 时、将出现争用。 由于其中一个 GPIO 将电压驱动为高电平、另一个 GPIO 将其拉为低电平、由于两个 GPIO 具有相同的驱动强度、因此产生的电压将大约为~1.65V、具体取决于其他连接。

    遗憾的是、F28035没有 GPIO 的开漏配置、因此直接将两个引脚连接在一起将不起作用。 客户可以选择某些软件逻辑来检测状态并适当驱动单个 GPIO、或者添加外部组合逻辑来根据两个驱动 IO 的状态产生必要的输出。

    您特别要问哪张图? 您是否看过《系统控制和中断用户指南》? (www.ti.com/.../sprugl8)

    谢谢、
    标记
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mark、您好!
    如果驱动强度相同,则表示输出高电平或输出低电平时等效电阻相同。 它的价值是什么?
    用户指南中的图表非常简短、以显示 GPIO 模块。 他们想知道输出级的电路和实际电阻。 这会影响他们与 fianl 终端客户的设计。 他们需要解决终端客户可以为直接连接 GPIO 引脚加载多少负载。

    根据数据表,当 IOH 为4mA 时,最小 VOH 为2.4V。
    当输出高电平时、我们能说等效电阻大约为225欧姆吗?
    当 IOL 为4mA 时、最大 VOL 为0.4V。
    当输出低电平时、我们可以说等效电阻大约为100欧姆吗?

    请向我们提供您的建议。
    谢谢

    BR
    Brian Chang
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、

    两个处于 GPIO 输出模式的 F28035器件都是直接连接的吗?  这不是一个好的配置。  请改用此。

    • 在该信号上放置一个外部上拉电阻器、通常可以使用1k 欧姆。
    • 使 GPIO 通常不处于输出模式
    • 当网络需要下拉时、GPIO 可变为输出驱动低电平

    希望这能满足需求。

    为了回答您的另一个问题、VOH 和 IOH 是最小值、与简单计算相比、输出阻抗可能更强(更低)。  我们不指定输出阻抗。  IBIS 模型可用于查看 IO 的 I-V 特性、但我不确定在这种情况下是否需要。

    此致、

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Brian、

    您是否能够解决此问题? Jason 的建议似乎是实现这一目标的最佳选择。

    谢谢、
    标记
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mark 和 Jason、您好!

    感谢您的建议。
    但是,在客户的应用中,他们无法在引脚处添加高拉电阻器,因为连接器处的产品将存在泄漏电流。
    最终的决定是使用不同的引脚并使用外部 MOSFET 来实现这一点。

    BR
    Brian