• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 234 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28375D：如何组织从 CPU1.CLA 和 CPU2.CLA 到 FPGA 的快速且独立的数据访问？

admin
Guru**** 2287980 points
Other Parts Discussed in Thread: TMS320F28377D
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/603941/tms320f28375d-how-to-organize-fast-and-independant-data-access-from-cpu1-cla-and-cpu2-cla-to-an-fpga

器件型号：TMS320F28375D
主题中讨论的其他器件：TMS320F28377D

在我的应用中、我需要对外部外设进行低延迟快速访问。 外部组件是 FPGA、因此我们可以灵活地选择 TMS320F28377D 上的任何可用外设。 挑战在于、两个 CLA 都需要独立访问(不同的二进制代码)。 似乎 CPU2.CLA 无法访问 EMIF 或 uPP。

因此、TI 可以提出最佳建议来使用：
- CPU1.CLA EMIF 或 uPP

-CPU2.CLA SPI 或 McBSP

或者是否有更巧妙的方法来提供低延迟快速访问？

  • 0
    TI__Guru**** 2287980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    您的理解是正确的。 我建议使用 SPI、因为它支持可以上升50MHz 的高速模式。 实际上、对两个 CLA 使用 SPI 可能更好、因为您可以在两侧使用几乎相同的代码、除非您需要更高的 CPU1.CLA 吞吐量、因此需要使用 EMIF。 除非没有其他选择，否则我不会使用 uPP。 此器件上的 upp 用于特定用途、未来的 C2000器件上可能不提供此 IP。

    此致。

    Vivek Singh
  • 0
    TI__Guru**** 2287980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vivek、

    感谢您的快速回复和有用的回答。 我理解您的回复、应该可以使用一个 SPI 将两个 CLA 连接到 FPGA、或为每个 CLA 到 FPGA 使用一个 SPI 来增加吞吐量。

    我们计算出、SPI 接口传输数据的速度可能不够快。 因此、我们的另一种解决方案是通过 CPU1.DMA 和 CPU2.DMA 使用 EMIF1接口将数据传输到 GSRAM。 然后、每个 CPU 上的中断例程会将日期传输到 CLA 可以访问的 LSRAM。 您是否认为这也适用于两个 CPU 访问 EMIF1？ 数据传输时是否会有瓶颈？