[参考译文] TMS320F28375S：确认 EMIF 规格

您好、Kaka、

[报价]当 F28375S 不访问任何 CS 区域时、EMIF1的数据总线是否为低电平？ [/报价]

数据总线无效。 当没有有效访问时、用户不应在数据总线上采用任何值。

[报价] EMIF2的数据总线是否继续保持最新的写入值？ [/报价]

是的。 没错。 请参阅 TRM 的"25.3.7数据总线停车"部分。

此致、

Vivek Singh

您好、Kaka、

[报价]>我想知道为什么当 CCS 停止器件时器件将为"低电平"。 请您详细解释一下吗？ [/报价]

我可能无法正确理解这个问题。 在 EMIF 事务的中间、如果 CPU 被调试器暂停、所有 EMIF 数据线路都会变为低电平吗？

[报价]>“输出模式”是否意味着设备将启用“数据总线停止”？ [/报价]

输出模式意味着数据线将以有效值驱动。 数据总线停止始终启用。

此致、

Vivek Singh

您好、Kaka、

我在我的设置中尝试过此操作、并且在 CPU 暂停时、我看不到数据引脚变为低电平。 是否可以从客户那里获取我 可以在我的设置上运行的示例代码来检查此代码？

此致、

Vivek Singh

您好、Kaka、

我已经使用了这个示例以及 SDRAM 示例、但没有看到这个。 客户还在使用 SDRAM 还是 ASRAM？

可能是我没有遵循正确的顺序。 您能否写下重现此问题的确切步骤和观察结果？

此致、

Vivek Singh

您好、Vivek、

他们使用了 ASRAM。

您是否为 EMIF 数据线执行了上拉？
如果是这样、我总结了重现的方法、如下所示。
1.上拉 LaunchPad Booster 接头上的 EMIF 数据线。
2.运行示例代码直到 EMIF 引脚初始化。
3.检查引脚状态。
->在暂停程序时、您将能够确认这些引脚处于"低电平"状态。

此致。
Kaka

您好、Kaka、

EMIF 初始化后、数据引脚将被驱动为低电平。 这是预期输出。

Vivek Singh

否。。。 我不明白为什么我们可以在 CPU 运行时确认这些引脚上的高电平状态、即使数据引脚在初始化后被驱动为低电平。 当 CPU 输出数据或者 CPU 被暂停时、EMIF 引脚状态将为低电平。 因此、在完成此示例代码后、您将能够确认这种现象。
请重新检查以下方法。

1.上拉 LaunchPad Booster 接头上的 EMIF 数据线。
2.运行示例代码直到完成程序。
3.检查引脚状态。
4.在 CPU 暂停时检查引脚状态

我想知道为什么当 CPU 被暂停时、这个 EMIF 数据引脚将为低电平。
此致。
Kaka

你(们)好
我可以复制。 当程序完成时、数据线为低电平。
此外、当在112线路上暂停程序时、数据线路为低电平。
如果将引脚多路复用器从 EMIF 更改为 GPIO、则数据线处于高电平状态。

*我在 GPIO 73引脚上检查了这种现象。

此致。
Kaka

Kaka、

在上一篇帖子中、您提到了以下内容-

'程序完成后、数据线为低电平。'

"此外、当程序在112线路上挂起时、数据线路处于低电平。"

因此、在这两种情况下、数据线都是低电平。 对于 GPIO、默认情况下引脚处于输入模式(三态)、因此引脚会由于外部上拉而处于高电平状态。

正如我之前提到的、CPU 暂停对 EMIF 数据线路没有影响、我也在电路板上对此进行了检查。

GPIO73或所有具有 EMIF 数据功能的 GPIO 引脚也会出现此问题。

您是否与您所在地区的任何 FAE (现场应用工程师)有联系？ 如果是、则与他讨论此问题、我们可以设置一个 WebEx 会话来研究此问题。

此致、

Vivek Singh