This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28377D:VDAC 引脚的行为

Guru**** 2347060 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/593894/tms320f28377d-behavior-of-the-vdac-pin

器件型号:TMS320F28377D

大家好、

我的客户将 Soprano 用于直流/直流转换器/充电器应用。

它们使用的是外部3.0V 基准电压和缓冲器、我们建议将这些缓冲器用于 ADC 的 VREFHI 引脚。
他们从我们那里了解到、我们推荐使用这些缓冲器的一个原因是 VREFHI 引脚消耗脉冲电流。

现在、他们还想为比较器块中的 DAC 使用3.0V 基准电压。
与外部 DAC 相反、CMPSS 内的 DAC 无法在内部连接到 VREFHI。
唯一的选择是 VDDA 或 VDAC。
因此、如果他们想要使用外部基准、则需要将其馈送到 VDAC 引脚。

问题是、如果我用作 VDAC 输入、该引脚的行为是怎样的。
   它是否会永久消耗恒定电流?
   它是否还会消耗脉冲中的电流(如 VREF 引脚)?
   在切换比较器时、消耗的电流是否会变化?

-我们是否能为这种行为提供某种特性/描述?

客户没有机会在其现有板上为 VDAC 引脚添加另一个缓冲器。
因此,问题是:
-我们建议在何处连接 VDAC 引脚,以免对 VREFHI 引脚产生负面影响?
   -与其中一个 VREFHI 引脚并联(在缓冲器之后)?
   -或者直接连接到电压基准的输出(在 VREFHI 缓冲器的前面)?

请告诉我我们会推荐什么以及不同选项的优缺点。

非常感谢、
哈里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用用户="Harry Hofner"]

    问题是、如果我用作 VDAC 输入、该引脚的行为是怎样的。

       它是否会永久消耗恒定电流?
       它是否还会消耗脉冲中的电流(如 VREF 引脚)?
       在切换比较器时、消耗的电流是否会变化?

    [/报价]

    电流消耗将更加连续、因为它用作电阻梯上的高电压基准。  ADC 基准是杂散的、因为它用于在高频率下对多个电容器动态充电。

    [引用用户="Harry Hofner"]

    -我们是否能为这种行为提供某种特性/描述?

    [/报价]

    该数据表具有 CMPSS VDAC 负载的典型特性(6kΩ)。  这是每个 CMPSS 模块。

    [引用用户="Harry Hofner"]

    -我们建议在何处连接 VDAC 引脚,以免对 VREFHI 引脚产生负面影响?
       -与其中一个 VREFHI 引脚并联(在缓冲器之后)?
       -或者直接连接到电压基准的输出(在 VREFHI 缓冲器的前面)?

    [/报价]

    两种配置都应该起作用。

    在缓冲器之前连接 VDAC 有助于将 ADC 反馈与比较器 DAC 隔离开来、但模块之间可能会出现偏移误差(由缓冲器引入)。