我有一个 EPI 总线设置为双 CS 控制。 CS0器件具有2个 SRAM IC、每个 IC 具有2MB (2M * 8b)的总存储空间为4MB。 M3内核可以访问所有这些内容。 C28内核映射区域从0x300000扩展到0x340000、仅为512KB (或256k 字)。 (参见 TRM 中的表18-10)。 正确吗- C28只能访问此存储器的低位地址部分、而 M3可以完全访问?
此外、从0x340000到0x380000的 C28映射似乎混叠回低内存、因此对0x300000和0x340000的读取/写入是相同的。 M3内核似乎映射正确、0x60000000和0xA0000000相互独立、并按预期切换 CS0/1线路。 访问0x340000 - 0x380000是否有原因?