This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] F28M36P63C2:C28 EPI 存储器映射和大小

Guru**** 2347070 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/592727/f28m36p63c2-c28-epi-memory-mapping-and-sizes

器件型号:F28M36P63C2

我有一个 EPI 总线设置为双 CS 控制。 CS0器件具有2个 SRAM IC、每个 IC 具有2MB (2M * 8b)的总存储空间为4MB。 M3内核可以访问所有这些内容。 C28内核映射区域从0x300000扩展到0x340000、仅为512KB (或256k 字)。 (参见 TRM 中的表18-10)。 正确吗- C28只能访问此存储器的低位地址部分、而 M3可以完全访问?

此外、从0x340000到0x380000的 C28映射似乎混叠回低内存、因此对0x300000和0x340000的读取/写入是相同的。 M3内核似乎映射正确、0x60000000和0xA0000000相互独立、并按预期切换 CS0/1线路。 访问0x340000 - 0x380000是否有原因?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、

    M3和 C28之间的可访问范围是相同的。  最大的区别在于 M3是8b 可寻址的、而 C28是16b 可寻址的。  我不确定 C28 16b 寻址能力是否会导致8b SRAM 出现一些问题。

    您能否附上显示 EPI <-> SRAM 连接情况的原理图片段(或文本表)?

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Tommy、

    每个芯片选择的 C28地址区域仅为0x40000 16位字(表18-10)。  这是256K 字或512K 字节。 如何使用它来访问所有4 MB (2 * 2M * 8b)? 这是一个0x200000 16位字的存储器区域、即大8倍。 表18-10确实显示只有 A0-A17地址行可用、这更适合有限的大小。

    EPI <-> SRAM 与随附的原理图类似(我忘记了锁存寻址).e2e.ti.com/.../EPI_5F00_SRAM.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、

    你是对的。  我有一个模糊的心智时刻。

    看起来 EPI 在 M3和 C28之间具有非对称数据访问。  我认为 C28可能已经针对四 CS 模式运行进行了硬编码。  我将与一位在 EPI 方面拥有更多经验的同事确认这一点。

    在这种情况下、C28只能通过 GPIO (而不是通过 EPI)手动控制地址较高的管脚来访问较高的存储器空间。

    Tommy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、如文档中所述、C28只能访问每个 CSx 空间(A0至 A17)的有限地址范围。 如果您在 M3和 C28x 之间共享数据、则最大大小受 C28x 地址空间的限制。

    此致、

    Vivek Singh