请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28035 工具/软件：Code Composer Studio
尊敬的先生/女士：
我的项目中使用了2个中断、一个是计时器0、它生成 CPU 优先级为5的 INT1。
另一个是 ePWM_INT 、它生成 CPU 优先级为7的 INT4。
出于某种原因、 在 timer0 ISR 期间清除 INTM、然后我发现此 ISR 将被 EPWM_INT 的 ISR 中断。
优先级较低的 ISR 如何中断 优先级较高的 ISR？
您能告诉我这里有什么问题吗？ 非常感谢。
