您好！
根据同步或异步操作、该器件的数据表为 ENOB 提供了两个不同的值。 我猜差异主要来自 ADC 和 ADC 串扰、串扰被视为噪声、会降低 ENOB。
如果我操作 ADC 使转换对齐、会发生什么情况、例如：
与"完全"异步操作相比、这是否会减少串扰(数据表中的定义："任何使用异构 ADCCLK、S+H 持续时间、触发器或分辨率运行的 ADC。")？
是否有人经历过这种操作？
此致、
Thomas。
您好 Devin、
下图：
在我的应用中、我有一些用于控制环路的信号、这些信号必须以高速率进行采样、从而缩短采集时间。 对于这些信号、需要使用放大器来确保适当的趋稳。 但还有一些缓慢的信号、例如温度。 如果可以以较低的速率和较长的采集时间对这些放大器进行采样、则可以选择放大器(并替换为大电容)。
因此、我认为我可能有一个专用于慢速信号的 ADC (可能使用外部多路复用器、但这在这里无关紧要)、它以比三个快速 ADC 更慢的整数因子运行。 所有 ADC 都可以以相同的时钟速率、分辨率和相同的触发器运行(在我的 ADC 转换上、连续"背靠背"运行、我不使用优先通道)。 唯一的差异是更长的分配时间、可以方便地在我的器件上以高达2.56µs μ s 的 SYSCLK 阶跃进行调整。
通过这种方式、我希望由于对齐的转换、转换期间的 ADC 到 ADC 干扰被加载。 当然、在慢速 ADC 采样时、快速 ADC 持续转换为慢速 ADC 可能会产生干扰。 但这是在所有 ADC 采样时由一个"退出"时间流动的、并且可能会在那里巧妙地设置。
这是您探讨过的情形之一吗？ 如果是、您会看到什么问题？
此致、
Thomas。
