请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28377D F2837xD 数据表(sprs880h)中关于 最大 ADC 采样率存在不一致、这在我的项目中存在重大差异：
- 表3-1说明了最大采样率为3.5MSPS、 最小 ADC 转换持续时间为290ns。
- 表5-43说明了对于200MHz 的 SYSCLK、最小采集窗口为75ns、15个时钟周期。
- 表5-49说明了当 ADCCLK 为50MHz 且 SYSCLK 为200MHz 时、ADC 转换需要41个 SYSCLK 周期。
第2点和第3点告诉我：
- 56个 SYSCLK 周期的最小转换持续时间
- SYSCLK 在200MHz 时的最小转换持续时间为280ns
- 3.57MSPS 的最大采样率
最小转换持续时间是根据数据表计算得出的280ns 还是数据表中规定的290ns？ 如果是后者，数字不一致的原因是什么？
