• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 1 订户
  • 视图 509 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379D：信号调节电路建议

admin
Guru**** 2502065 points
Other Parts Discussed in Thread: THS4551, REF3330

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/649551/tms320f28379d-signal-conditioning-circuit-recommendation

器件型号：TMS320F28379D
主题中讨论的其他器件：THS4551、 REF3330

您好！

您能为我客户的以下请求提供帮助：

需要对4个电流(4极桥)进行同步采样。 可以在此处使用12位)。
此外、我还有需要16位分辨率的通用模拟输入。

根据这两个要求、我们为所有 ADC 选择了16位：A、B、C、D、因为只有一个通道。

我们有严格的 PCB 限制。
满足 ADC 要求的最小信号调节电路是什么(如正确的 CM)。

我们能否配置 DSP 以12位模式运行所有 ADC 通道、并快速切换至16位进行单通道转换？

谢谢、

Chuchen

  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chuchen、

    您可以在分辨率之间切换。  请查看此主题以及内部的其他链接主题：

    就信号调节电路而言、单个全差分运算放大器可能是最简单且节省空间的16位采样解决方案。 例如 THS4531 、但也有使用2个单端运算放大器来驱动差分信号的拓扑。   

    您最好的选择可能是在精密放大器论坛中创建一个新主题、以获得有关设计电路和选择 ADC 信号调节器件的帮助。

  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Devin、

    您能在下面分享一些有关问题的见解吗？

    Delfino 的 ADC 处于16位模式，真正的差动。 总共7个通道。  虽然我只需要一个通道为16位、因此需要差分、而其余12位、单端、 其中4个通道将用于电流采样、因此它们成对、同步采样。  我必须设置所有差分、因为我们不知道大多数情况下是否可以具有不同的分辨率12位、一个为16位。  有在线信息、但非常混乱。 如果我即时切换分辨率、我们似乎不得不牺牲一些 ADC 的性能。 “是”还是“否”？

    下面是有关模拟信号调节的反馈、我将对此进行单独研究、但欢迎提出任何建议：

    --

    但在该设计中、布板空间非常重要。 我将201S 用于大多数 COM 端口。 具有更小尺寸的模拟信号调节将大有帮助。    

    我使用的是 REF3330AIRSER 固定3V 基准、0.15%初始容差、噪声较大、temp.comp 较高侧、但我找不到小部件。 希望它对我有用。  THS4551运算放大器驱动器适用于大多数具有一定滤波功能的通道。 +1.5偏移基准。  要使用完整的 ADC 动态范围、我有用于运算放大器信号调节的+3V 和-1.5V 双电源、可实现真正的零电压。

    谢谢、

    Chuchen

  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Chuchen、

    如果您希望同时采样、实际上可以一次对4个通道执行此操作、并且通道无需像以前的器件那样具有匹配的数字(例如、您可以使用 A1和 B3以及 C2和 D1来获得4个同步采样)。

    混合分辨率是可以的、您只需单独触发样本即可。 因此、您可以执行如下操作：

    *所有4个 ADC 都以12位模式启动
    * ePWM 触发4个同步12位转换(例如 A0、B0、C2、D0)
    * ISR 读取所有4个转换，将 ADC-A 的分辨率切换为16位，然后软件触发 ADC A1
    *另一个 ISR 读取 A1的16位结果并将 ADC-A 的分辨率切换回12位，以便下一个 ePWM 触发器可以在12位模式中并行触发所有4个 ADC

    您是否使用缓冲器直接驱动 VREFHI 引脚或 REF3330？ 我不确定您是否会获得良好的性能、尤其是在16位模式下、如果您不缓冲基准。
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Devin、

    感谢您的快速回复。

    使用运算放大器缓冲基准。
    4 -每个输出为22uF 的运算放大器。 如参考设计中所示。
    有0.1欧姆的串联电阻来固定响应。
    我们真的需要使用这个88uF 的大内存库吗？

    谢谢、
    Chuchen
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Chuchen、

    您肯定需要电容；16位 LSB 仅为3.0V/65536 = 46uV、因此基准电压需要非常稳定且具有低噪声。

    但是、您可以在一个运算放大器输出之间共享2个 VREFHI 通道、同时将性能下降降至最低。
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    解锁
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Devin、

    如前所述、客户使用4个运算放大器、每个放大器的输出电流为22uF。 由于 PCB 空间限制、它们希望在4个电容器中放置两个22uF 电容器、并且总共只使用44uF 电容器。 这有多重要？
    它们将降低电容器并调整缓冲器以反映较低的容性负载。 其设计中只有7个 ADC 通道。 全部为12位。

    谢谢、
    Chuchen
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chuchen、

    如果它们仅使用12位、则可以将每个引脚的电容降低到2.2uF、这可能允许采用更小的封装。

    如果他们使用4个运算放大器、则肯定需要4个电容器。  否则、引脚将不会有任何电容(基准引脚未在内部连接)。

    我仍然建议每个引脚使用一个电容器、但如前所述、它们应该能够使用2个运算放大器而不是4个(并使用4个电容器)。 请参阅 TRM 中的此图：

  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Devin、

    客户的进一步反馈：

    请确认12位转换器的总电容为8.8uF。
    首选单独电容器。 4 x 2.2 μ F、对吧？

    每个 ADC 基准引脚是否为2.2uF？ 引脚为 VREFHIA、VREFHIB、VREFHIC 和 VREFHID。
    这使得它的总电流为8.8uF。 这比16位模式低10倍、对吧？

    我将使用两个运算放大器。 一个用于 VREFHIA 和 VREFHIC、一个用于 VREFHIB 和 VREFHID。 就像在您的绘图中一样。

    谢谢、
    Chuchen
  • 0
    TI__Guru**** 2502065 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chuchen、

    是的、这种理解是正确的。 请注意、使用较小的电容器时、可以减少或消除串联缓冲电阻器、具体取决于驱动运算放大器驱动容性负载的能力。

    此外、电容器应尽可能靠近 VREFHI 和 VREFLO 引脚放置。  这应该是 PCB 设计的最大布局限制之一。  从运算放大器到 VREFHI 引脚的距离也应保持合理的短(以避免在基准信号中拾取噪声)。