This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28033:如果在不检查 TBCTR 的情况下进行死区更新、可以吗?

Guru**** 2581345 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/648347/tms320f28033-is-it-ok-if-deadband-updates-without-checking-tbctr

器件型号:TMS320F28033

DBRED、DBFED 寄存器未被影子化。 如果这些寄存器经过彻底的 TBCTR 更新、PWM 是否会被中断? 我对此感到困惑。

没有此类证据表明它正常(PWM 不会中断)。  但我运行以下测试代码。 看起来还可以。

//--------------------------------

if (++u16Timer<3000u){

EPwm1Regs.DBFED = EPwm1Regs.DBRED = 0;
GpioDataRegs.GPACLEAR.bit.GPIO18 = 1;}
否则{
EPwm1Regs.DBFED = EPwm1Regs.DBRED = 60;
GpioDataRegs.GPASET.bit.GPIO18 = 1;}

///---------------------- PS:(高电平有效、互补;OUT_MODE = DB_FUL_ENABLE)

测试结果显示 DB 将是60或0个系统时钟周期。 这正是我需要的。

但是、它只是测试结果、没有任何理论或硬件指南。  有人会详细说明这一点吗?

提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您只是更改上升沿和下降沿延迟、您将可以正常工作。  在 F2803x 上、延迟将应用于 AQ 子模块之后的相应 PWM 边沿。  将应用最后一次写入的延迟。 更改 DB 极性和模式需要更加小心。

    仅供参考、死区寄存器会在更新的器件上进行影子化、以允许确定性更新。

    此致、

    Richard

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    标记
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请您回复。

    明白了。  现在、我可以随意使用它。