[参考译文] TMS320F28069：F28069 PLL EMI

锡门、

如果 PLL 被设定为另一个频率、那么峰值是否会移动？

PLL 生成的频率在器件内部、因此我认为最可能的辐射路径是通过 VDD 电源。 去耦电容器是否放置在靠近 F2806x 电源引脚的位置？

Tommy

嗨、Tommy、

1。
程序开始运行后出现180MHz 噪声。

2.
客户的 PCB 在每个电源引脚(VDD 和 VDDIO)放置了2.2uF 电容器、并且靠近引脚排列。


此致、
Simen

锡门、

您能否查看当 SYSCLK 频率发生变化时峰值是否发生移动？ 例如、如果 PLL 设置为60MHz、那么峰值是否移动到60MHz/120MHz？

系统是使用外部时钟源还是零引脚内部振荡器？

VDD 是由 VREG 还是外部电源供电？

Tommy

嗨、Tommy、

我们将 SYSCLK 更改为70MHz、70MHz 时的峰值上升和140MHz 时的峰值显示为180Mhz 变得非常低。

(如 图1所示)

  另一个问题是打开电源时出现30MHz 和60MHz 噪声、原因未知。

 这种情况也发生在 TMDSDOCK28069和 TMDX28069USB 上。

 (如 图2所示，从 TMDSDOCK28069扫描 EMI)

2.系统使用外部10MHz 时钟。

3. VDD 由内部 VREG 供电。

(图1)

(图2)

 此致、

Simen

锡门、

一位更熟悉 EMC 测试的同事询问您是否使用准峰值检测方法。 F28069 LaunchPad 具有较小的 SYSCLK 峰值以及准峰值检测。

120-125MHz 范围内的一个基本组件可能是 XDS100 CPLD。

我不确定30MHz 基波。 加电时是否有任何预加载代码可切换引脚？

Tommy

Tommy、

准峰值方法检测正常。

90Mhz 和180MHz 峰值方法和平均方法检测超出限制。

让我们重新关注如何解决90Mhz 和180MHz EMI 问题。

90MHz 是系统时钟，180MHz 是 PLL，系统 CLKOUT 引脚被禁用。

还有其他想法吗？

谢谢、

下图是客户的电路板 DEKRA 报告。

此致、

Simen

锡门、

               我并不宣称是专家，但我会尽我所能提供帮助。 您能向我解释一下您的器件吗？ 请记住、并尝试回答以下问题。

您正在尝试验证哪种设备？ 您尝试达到哪些标准？

• 是 PCB 吗？
• 有问题吗？

• 外壳是否为金属？
• 外壳是否正确接地？
• 在这种情况下、是否有任何可能使 EMI 辐射逸出的小开口？
• 外壳是否意外变成天线而不是屏蔽？

• 到目前为止、您已经尝试了哪些缓解技术？
•  在布置器件时、遵循了哪些 EMI 设计规则(如果有)？
• 您是否对 EMI 进行过任何设计仿真？

尊敬的 Cody

我是位于台湾的 MCU FAE。

是 PCB 吗？
是的、这是由客户设计的 PCB。

有问题吗？
PCB 模块就在这种情况下。

外壳是否为金属？
外壳的一侧由塑料制成、另一侧为铝。

外壳是否正确接地？
PCB 接地连接到外壳的铝。
您是否意味着外壳应接地？
我将用单独的电子邮件将图片发送给您。

在这种情况下、是否有任何可能使 EMI 辐射逸出的小开口？
塑料侧没有孔、但铝侧有一个小孔。

外壳是否意外变成天线而不是屏蔽？
我们尝试使用探针对其进行测试、当探针靠近 F28069时、信号变得更强。
如果没有这种情况、EMI 就会变得更强。

到目前为止、您已经尝试了哪些缓解技术？
在布置器件时、遵循了哪些 EMI 设计规则(如果有)？
您是否对 EMI 进行过任何设计仿真？

他们只需遵循我们的 EVM 设计、而无需采用特殊的缓解技术来防止 EMI。
我是否可以将原理图和光绘文件发送给您进行查看？
客户尝试测试 F28069 controlCARD、同时也会遇到90MHz 和180MHz EMI 问题。
您对我们的 EVM 有任何测试报告吗？

感谢您的支持。

所有、

           此时，似乎与设备外壳无关，让我们来探讨其他选项。

调试：

• 尝试将器件切换至内部振荡器、并查看问题是否仍然存在。
• 在器件上放置一些 EMI 屏蔽胶带、效果如何？

关于布局的问题(请参阅 ti.com/lit/spraas1c )：

• 晶振布局、必须靠近器件
• 去耦电容器布局和值
• 保持电源环路较小

 [引用用户="Jefferey"]

您是否意味着外壳应接地？
我将用单独的电子邮件将图片发送给您。

[/报价]
            无需、听起来您的案例正常工作。

此致、
Cody