请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28375S 您好！
计划使用具有以下 PLL 设置的8MHz 振荡器(OSCCLK)来产生200MHz (PLLSYSCLK)
SYSPLLMULT.IMULT = 25 (0x19)
SYSPLLMULT.FULT = 0 (0x0)
SYSCLKDIVSEL.PLLSYSCLKDIV=0 (0x0)对于/1
PLLRAWCLK 也在限制范围内(120至400MHz)
我的问题是：可以使用较低的 OSCCLK 来产生最大 PLLSYSCLK。 使用频率为25MHz 的更高 OSCCLK 是否会有任何影响(例如：增加 PLL 设置时间、抖动等)。
提前感谢！
此致、
穆苏塔
