This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280049:ADC 校准

Guru**** 2040210 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/707204/tms320f280049-adc-calibration

器件型号:TMS320F280049

恐怕我不理解《TMS320F28004x Piccolo 微控制器技术参考手册》中概述的以下过程。

部分: 13.1.12.1 ADC 零偏移校准

在12位单端模式下、使用以下程序重新校准 ADC 偏移:
1、将 ADCOFFTRIM 设为+112步长(0x70)。 这会增加一个人工偏移、以解决该负偏移
可能驻留在 ADC 内核中。
2.在 VREFLO (内部连接)上执行16次转换中的几次、累加结果
(例如,32*16转换=512转换)。
3.将累加结果除以16的倍数(例如,对于512次转换,除以32)。
4.将 ADCOFFTRIM 设为112–步骤3的结果。

在 ADCA ADCOFFTRIM 寄存器中的值为0x70时、我将使用内部基准电压从配置的未使用引脚读取平均值为0x11。

因此、我在 ADCA ADCOFFTRIM 寄存器中使用值0x70、获取512个样本并对其进行汇总。 这是8766。 将其除以32、即273 (0x111)。

按照步骤4:0x70 - 0x111 = 0xFF5F、我将其写入 AdcaRegs_ADCOFFTRIM


通过 ADCA ADCOFFTRIM 寄存器中的此值(0x5F)、我将使用内部基准电压从配置的未使用引脚读取0x0F 的平均值。

根据我自己的测试:
在 ADCA ADCOFFTRIM 寄存器中的值为0x70时、我将使用内部基准电压从配置的未使用引脚读取平均值为0x11。
在 ADCA ADCOFFTRIM 寄存器中的值为0x00时、我将使用内部基准电压从配置的未使用引脚读取平均值为0x09。
在 ADCA ADCOFFTRIM 寄存器中的值为0x8A 时、我将使用内部基准电压从配置的未使用引脚读取平均值为0x01。

它看起来像0x8A 这样的值是我想要的、但我看不到我是如何使用手册中概述的过程到达它的。

显然、设置剪裁有效、但我看不到这是如何正确选择要设置的值的。

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mark、您好!

    偏移修整步长对应于 LSB 的1/16、因此+112应为+7的人工偏移。 8766 / 512 =+17.12每次转换的平均偏移。 17.12 - 7 =+10.12测量的实际偏移。 因此、理想情况下、您需要应用-10.12 LSB 的偏移=-161个修整步长、这就是您得到的结果。

    但是、如果您查看寄存器定义、则修整的范围仅为+7至-8 LSB。

    这是通过内部 VREFLO 通道实现的、还是通过一些连接到接地的外部通道、还是通过一些连接到其他接近零电压的外部通道实现的? 我们观察到 ADC 的自然偏移误差应该非常低、所以范围的+7/-8LSB 应该足够了。 如果不是这种情况、也许可以检查到到接地层的 VREFLO、VSS 和 VSSA 连接都非常强并且相应的电源/基准引脚具有良好的去耦合、这是一个很好的开始位置。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当然、这是有道理的。

    我将内部基准用于我的转换、只需转换一个未使用的单通道。

    我曾认为任何未使用的通道都可以用于此目的、但情况可能并非如此。

    我看到过类似"您也可以对内部 VREFLO 连接进行采样"的评论、我认为在配置为内部基准时、未使用的 ADCA 通道上的转换完成了这一操作。

    要校准 ADCA、我需要在16个可用通道中的一个上执行转换。不是吗?  

    当我键入时、这似乎是一个愚蠢的问题、但如何对内部 VREFLO 连接进行采样?

    非常感谢!

    标记

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mark、您好!

    查看表5-39。 数据表中的"模拟引脚和内部连接"。 您将看到每个 ADC 的通道13连接到 VREFLO。 这些连接没有引脚编号、因此连接是器件内部的。

    未使用的引脚是悬空的;它们不会被上拉或下拉。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的-这正是我要查找的信息。

    谢谢你。

    标记