• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 435 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28069：ePWMA 被逐周期输入强制：DCAEVT2.FORCE 直接输入？

admin
Guru**** 2606455 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/677556/tms320f28069-epwma-to-be-forced-by-cycle-by-cycle-input-no-side-effect-from-the-dcaevt2-force-direct-input

器件型号：TMS320F28069

此主题来自  ：e2e.ti.com/.../677263

您好！
我之前的主题在连接 COMP1OUT >>逐周期>> ePWMA TRIP 方面为我提供了很多帮助。 --[路径 A]

顺便说一下、还有另一条路径、数字比较子模块>>(DCAEVT2.FORCE)>> ePWMA TRIP。 --[路径 B]

然后、恐怕要比逐周期电路提前一段短时间到达 ePWMA、并且 TZCTL.DCAEVT2会被应用很短的时间。

请您放心吗？
 -如果[路径 A]和[路径 B]在同一个时钟下到达，我认为我们不必关心它。
 如果可能，我的想法是设置与 DCAEVT2相同的值。 或者我想知道[路径 B]可能被屏蔽掉。
 只要我的测试，我就不能使这种现象发生。

我随附了一个更新的 CCS740项目。

/cfs-file/__key/communityserver-discussions-components-files/171/Example_5F00_2806xEPwmDCEventTripComp_5F00_edit_5F00_compbDAC-4-e2e.zip
 

  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hideaki、您好！

    我相信、使用这两条路径不会有任何副作用、正如您在代码中所描述和实现的那样。 您能否详细说明这个要点、以及您是否尝试实现与当前配置不同的功能？ 谢谢。

    "-如果可能、我的想法是为 DCAEVT2设置相同的值。 或者我想知道[路径 B]可能被屏蔽掉。"

    此致、
    Elizabeth
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Elizabeth、
    再次感谢您的回答。
    我和我的客户的目标只是[路径 A]。 我们正在努力澄清最佳设置。

    多个信号路径的方式。
    我不确定我能否完全理解您的消息。 请让我再问一次。
    EPWMA 跳闸逻辑有一个来自 DCAEVT2.FORCE 的输入。 [路径 B]
    我担心输入早于 CBC 块的[路径 A]、然后 TZCTL.DCAEVT2中的值被应用一次。 你同意吗？

    如果我们不必关心[路径 B]、这对我们来说会很好。
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hideaki、您好！

    然后是否可以删除启用路径 B 的配置？
    您项目的第241行和242行都设置了 TZCTL、一个用于 DCAEVT2强制、另一个用于逐周期。
    EPwm1Regs.TZCTL.bit.DCAEVT2 = TZ_FORCE_LO；
    EPwm1Regs.TZCTL.bit.TZA = TZ_FORCE_HI；

    因此、DCAEVT2强制(上面的第一行代码)可以被删除。 正如我在另一个线程中所说、当有多个操作时、TZCTL 的优先级为 TZA (最高)-> DCAEVT1 -> DCAEVT2 (最低)。 因此、上面的 TZA 写入应具有更高的优先级。

    此致、
    Elizabeth
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Elizabeth、

    >> EPwm1Regs.TZCTL.bit.DCAEVT2 = TZ_FORCE_LO；

    很抱歉让你感到困惑。 第一行用于我的测试。
    我试图让[路径 B]在[路径 A]之前产生干扰。 这不是成功的
    可以删除该行。

    另一点，我的研究是不够的。
    当 DCAEVT=11时、[路径 B]被屏蔽。 我想找到解决方案。

    感谢您的建议。
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hideaki、您好！

    我很抱歉未收到您的后续回复。 您是否仍在处理此问题？ 如果是、您能否指定您的意思：
    "当 DCAEVT=11时、[路径 B]被屏蔽。 "
    您是指 TZCTL 寄存器中的位还是其他内容？

    此致、
    Elizabeth
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Elizabeth、
    感谢您的回复。
    是的、我指的是 TZCTL 寄存器的 DCAEVT2位。
  • 0
    TI__Guru**** 2606455 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hideaki、您好！

    对于 TZCTL 的 DCAEVT2、如果值为"11"、则应根据外设文档禁用跳闸操作。 因此、我认为这与您对路径 B 的观察相匹配

    此致、
    Elizabeth