请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F280049 主题中讨论的其他器件：C2000WARE
你好、冠军、
我对 CAN CLK 有两个问题：
波特率= CAN 时钟/｛[(BRP+1)+(BRPE *64)]*(TSeg1 + TSeg2 + 1)｝、所以在 CAN CTR 寄存器中、TSeg1 = TSeg2 或 TSeg1 + 1 = TSeg2且 TSJW = min (TSeg1、TSeg2、4)、对吧？
2.测试完成后、无论我们进行配置
ClkCfgRegs.CLKSRCCTL2.bit.CANBBCLKSEL = 0或1的时钟也相同、例如10MHz、但该位决定 CAN 时钟源 SYSCLK (100MHz)或晶振(10MHz)、这两个时钟源的间隔为10x、为什么最终时钟相同？
谢谢！
BR
Joe
