您好!
我需要执行板间隔离式 PWM 同步、并尽可能精确地将所有 DSP PWM 一起同步到所有板上。
技术参考手册和数据表显示 EXTSYNCOUT 被扩展8个 PLLSYSCLK 周期。 数据表指定了异步、同步和具有输入限定器的 SYNCIN 的最小周期数。
技术参考手册以 TBCLK 和 EPWMCLK 周期指定了从主 EPWM 模块到从 EPWM 模块的延迟。 技术参考手册在 ePWM 模块时基波形或其不同子模块图中描述了 ePWM 同步在上升沿处于激活状态。 这些图是功能图、而不是时序图。
数据表中没有 SYNCIN 输入的详细时序图。 :(
数据表中也没有为 SYNCIN 指定最大宽度(显然需要远小于 PWM 周期本身)。 原始线程中的问题与触发边沿有关。 我不知道"同步固定为低电平有效"的确切含义是什么。 在原始线程答案中。 我需要基于内部 ePWM 同步输入的实际行为得到答案。
如果我的板间隔离式同步机制正在将同步脉冲扩展到大于8 PLLSYSCLK 的值、或者如果我使用任何其他全局同步脉冲方法一次性将其发送到所有板、那么 ePWM 模块将如何与该脉冲对齐(即给出详细的时序图)?
它是否仅与外部同步脉冲的上升沿对齐(加上一些最小采样延迟、例如输入限定器中的异步时为1或2 EPMWCLK)、且长外部同步脉冲将为接收到的每个外部脉冲生成一个且仅一个内部同步脉冲 (如技术参考手册中的功能图所示)?
谢谢
P.S. 数据表中简短地提到 ePWM 模块中接近 SYNCIN 脉冲要求的实际内部对齐将解决所有这些问题。