[参考译文] TMS320F280049：ADC 精度、输入限制、基准电压、输入范围等

尊敬的 Lenio：

我目前正在获取有关您上述问题的信息。 我会尽快与您联系。

此致、
Joseph

尊敬的 Lenio：

请在下面找到我的答案：

1. ADC 输入是否有任何类型的钳位结构？

a.如果是、它被钳制到什么电压？ (VDDA、VREFHI、其他？)
JC：是的、有一个钳位结构、它被钳位到 VDDA。

b. F280049数据表表表表5-43、注1指出、当 ADC 输入大于 VDDA 时、VREFHI 上的负载电流会增加。 请告诉你
解释或显示此类电路的等效电路？
JC：VREFHI 引脚由连接到 VDDA 的电路在内部进行缓冲。 任何大于 VDDA 的 ADC 输入都可能开始进入钳位状态、并会向 VDDA 引入更多的泄漏电流、这种变化可能足以干扰 VREFHI 的缓冲器、进而影响转换结果。

2.根据数据表、有警告要将 ADC 输入保持在 VDDA +0.3V 以下。如果 ADC 输入具有源阻抗以限制流入钳位的电流、是否存在不会扰乱 ADC 或相关 ADC 通道的可接受输入电流范围？
JC：典型的 ADC 引脚泄漏为~2uA。 当 ADC 输入电压处于 VDDA + 0.3V 或更高的区域时、此泄漏电流将开始呈指数级增长。 您需要确保 ADC 输入引脚泄漏电流不会超过2uA。

3.为什么他们说当在0-3.3V 范围内使用 ADC 时、ADC 的精度/精度会降低？
JC：抱歉、我在器件规格中似乎没有注意到这一点。 您能告诉我数据表中的哪个部分提到了这一点吗？

使用内部3.3V ADC 基准时、当 ADC 电源轨小于3.3V 但高于3.3V 复位(Micro 继续运行)时、您会得到什么转换结果？ ADC 结果是否会受到不利影响？
JC：在3.3V 内部 VREF 模式下、内部电压基准带隙提供3.3V/2或1.65V 的精确电压(可在 VREFHI 引脚上在外部测量)、因此3.3V - 10%的 VDDA 值仍会根据技术规格产生精确转换。 不确定您的评论"...但高于3.3V 复位"。 您能详细说明一下吗？

5.使用外部 ADC 基准时：

答：我需要单独缓冲3个 VREFHI 输入中的每一个(如下面的参考手册中所示)、还是可以在所有这些输入连接在一起
使用 REF3430？
JC：理想情况下、您需要缓冲每个 VREFHI 输入。 我们在表征中看到的是、将 VREFHI 连接在一起并由单个 REF50xx 供电的非缓冲连接足以满足直流规格(INL 和 DNL)、但交流规格(SNR/ENOB)会开始降低。 如果单独缓冲至3个 VREFHI 引脚、单个基准 IC (REF50xx)就足以提供可同时满足 ADC 直流和交流规格的精确基准。 看起来 REF3430具有内置缓冲器。 我们尚未使用 F280049对其进行评估、但我们很想了解 ADC 直流/交流规格如何使用该缓冲基准执行。

b.这将如何影响 ADC 调整寄存器的 Device_cal｛｝函数的使用？ 它们是否仍然可以使用？
JC：无论何时使用外部/内部 VREF、您仍然应该能够使用 Device_cal 函数。

c.使用外部基准会如何影响偏移校正的后处理块？ 有问题吗？
JC：PPB 偏移与 VREF 模式(内部或外部)无关。 请注意、PPB 偏移是由提供的值
用户。 它不会自动填充为偏移数。 它用于用户可以确定值的系统
系统固有的偏移量。 确定此偏移后、如果对 PPB 偏移进行编程、而无需用户手动从转换结果中移除偏移、PPB 即可用作转换值的实时补偿。

d.如果未使用 Device)cal()函数、ADC 通道中是否存在有意偏移或与理想增益的偏差？
JC：器件校准仅校正偏移、F280049器件上没有增益补偿。

e.当使用 Device_cal()或 PPB 偏移校正时，这些值只影响原始 ADC 值，不能用于系统缩放
对吧？ (例如模块调节电压0至48V、电流0至10A 等)。
JC：是的、正确。

f.如果我想实现与 F2837x 相同的最大 ADC 输入范围、我会使用3.0V 的外部基准、对吧？
JC：我想您希望在 F280049上使用外部3.3V 基准、以实现最大的 ADC 范围。


此致、
Joseph

您好、Joseph、

非常感谢您的详尽回答。

第四个问题已回答-谢谢！

#3 -请查看以下文档、第11页(对于未在原始帖子中引用该文档、深表歉意)