• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 261 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28379D：CLB 工作频率

admin
Guru**** 2522770 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1224403/tms320f28379d-clb-working-frequency

器件型号：TMS320F28379D

从 E2E 设计支持论坛、我可以获得 CLB 的最高频率为100MHz 的信息、并且该信息通过 分频器计时到 ePWM。

来自：e2e.ti.com/.../launchxl-f28379d-launchxl-f28379d-clb-clock-frequency

基于这些信息、我有以下问题

1. ePWM 的最高工作频率为200MHz。 ePWM 模块有许多到 CLB 的输出。 这是最高频率为200MHz 的信号输出。 ？如何配置 CLB 来保证 CLB 模块(100MHz)可以处理来自 EPWM？的输入信号、或者如果信号时序宽度小于 CLB 时序周期、CLB 无法处理这种情况

2.从表26-2中我还发现 CLB 具有来自 ECAP/CPU 输出的本地输入、工作频率可能为200MHz？ 我如何为这些输入信号配置 CLB？

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    Unknown 说：
    ePWM 最高工作频率为200MHz

    您能告诉我您在哪里找到此信息吗？ 我查看了数据表和一些其他资源、我能发现 ePWM 的 F2837xD 器件最大频率为100MHz。

    [quote userid="515473" url="~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1224403/tms320f28379d-clb-working-frequency 这样、如何通过配置 CLB 来保证 CLB 模块(100MHz)可以处理来自 EPWM？的输入信号、或者如果信号时序宽度小于 CLB 时序周期、CLB 就无法处理这种情况？

    通常、如果您尝试在特定信号中进行路由、我建议遵循技术参考手册中 CLB 一章的 CLB 输入选择部分。 本部分介绍用作 CLB 输入的不同信号需要哪些滤波器/同步配置。 通常、如果信号的 变化速度快于 CLB 逻辑块时钟、则这些变化将被忽略(但这实际上会将200MHz 时钟信号传递到 CLB)、因此我在 CLB 内无法了解 相关配置。

    [报价 userid="515473" url="~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1224403/tms320f28379d-clb-working-frequency ]此外从表26-2中、我发现 CLB 具有来自 ECAP/CPU 输出的本地输入、工作频率可能是200MHz？ 如何为这些输入信号配置 CLB？

    我之前所说的也同样适用；如果您正在将 类似200MHz 时钟信号的东西传递到 CLB 逻辑块、则逻辑块将无法看到在200MHz 发生的每一次变化。 但请记住、来自 eCAP 或其他外设的信号不一定以这种速率切换、因此 根据所传递的信号类型(基本上是任何小于10ns 的脉冲)、它可能会也可能不会影响 CLB 逻辑块逻辑。 如果有道理、您可以将其视为对信号进行欠采样。

     与其他外设相比、CLB 逻辑块最大频率降低的原因是 CLB 逻辑块逻辑会通过许多输入/逻辑路径。

    此致、

    Omer Amir

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1110125/launchxl-f28379d-launchxl-f28379d-clb-clock-frequency?tisearch=e2e-sitesearch&keymatch=CLB%2520CLOCK#

    在本文中、第三个作者说  CLB 通过28379D 中的分频器计时到 ePWM。  您能否提供有关该分频器的更多信息？如何配置该分频器？CAN CLB 和 EPWM 在相同频率下工作？

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您可以 使用 PERCLKDIVSEL 寄存器中的 EPWMCLKDIV 位来控制 ePWM 时钟分频器。有关计时的详细信息、请参阅技术参考手册"系统控制"一章的"计时"部分。

    Unknown 说：
    可以 CLB 和 EPWM 以相同频率工作？

    让我验证一下、我要检查如何为此器件配置 CLB 逻辑块/寄存器时钟。

    此致、

    Omer Amir

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我已确认 CLB 的时钟频率与逻辑块时钟的 EPWM 相同、寄存器时钟来自系统时钟。 它应遵循以下图像：

    此致、

    Omer Amir