[参考译文] TMS320F28379D：TMDSCNCD28379D 板上的 PLLSYSCLK 频率问题

admin

Other Parts Discussed in Thread: TMDSCNCD28379D

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1216806/tms320f28379d-pllsysclk-frequency-issue-on-tmdscncd28379d-board

器件型号：TMS320F28379D
主题中讨论的其他器件：TMDSCNCD28379D、 C2000WARE

您好！

我正在使用 TMDSCNCD28379D 来开发我自己的库、但在尝试将 PLLSYSCLK 设置为低于60MHz 的任何频率时遇到了问题。无论是 InitSysPll () 和 SysCtl_setClock() (driverlib)函数卡住或导致器件复位。但是、当将频率设置为60MHz 以上时、它会按预期工作。我已经仔细检查了 TRM 和数据表中的时钟要求、并选择了适当的 Imult、fmult 和 divel 值以确保 PLLRAWCLK 保持在120MHz 至400MHz 范围内。

我在上进行了测试 TIMESTAGE_LED_BLINK 编译的工程、而无需修改除第165行之外的任何代码： InitSysPll (XTAL_OSC、IMULT_10、FMULT_0、PLLCLK_BY_4) 发生了什么不同在测试期间、我观察到看门狗计时器在等待 CpuTimer1和 CPUTimer2 TIF 标志计算内部时钟误差的同时将 CPU 复位 InitSysPll () 停止。为了解决该问题、我禁用了看门狗计时器、但却禁用了 sysclkInvalidFreq 保持为真、表明 PLL 不能生成一个误差耐受范围内的频率。

我找不到任何说明 PLLSYSCLK 必须设置为高于60MHz 的文档。但是、我仍然遇到与有关的问题 InitSysPll () 和 SysCtl_setClock() 将频率设置为低于此阈值时使用这些函数。我想知道我可能忽略或错过了哪些内容。

此处显示的是调试视图、左侧面板显示了 TIMESTAGE_LED_BLINK 和显示我自己的项目的右侧面板。