[参考译文] TMS320F28384S：DSP&#39；s SPI 总线输出波形不是标准的、时钟包括宽和窄、且采样边沿与数据边沿一致

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1200382/tms320f28384s-the-dsp-s-spi-bus-output-waveform-is-not-standard-the-clock-includes-wide-and-narrow-and-the-sampling-edge-aligns-with-the-data-edge

器件型号：TMS320F28384S

大家好、

以下是客户可能需要您的帮助的问题：

使用 syscfg 工具配置生成以下 SPI 初始化代码以访问 SPI 串行闪存。读取器件 ID 时、向闪存发送0x90命令。测量波形如下图所示：

发现 DSP 芯片生成的波形时钟本质上与 MOSI 线路的边沿对齐、导致无法正确读取器件 ID。

因此、客户想知道是否有任何可用于优化波形的初始化配置？

void mySPI0_init ()｛
SPI_disableModule (mySPI0_BASE)；
SPI_setConfig (mySPI0_BASE、DEVICE_LSPCLK_FREQ、SPI_PROT_POL1PHA1、
SPI_MODE_MASTER、500000、8)；
SPI_disableFIFO (mySPI0_BASE)；
SPI_disableLoopback (mySPI0_BASE)；
SPI_setEmulationMode (mySPI0_BASE、SPI_emulation_stop_fter_transmit)；
SPI_enableModule (mySPI0_BASE)；
}

您能帮助检查这个问题吗？谢谢。

此致、

樱桃

2 年多前

0 admin 2 年多前

TI__Guru**** 2393725 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

樱桃、

SPI 支持四个不同的 SPICLK 方案。我看到您在使用有延迟的下降沿(CLKPOLARITY = 1、CLK_PHASE = 1)。 SPI 串行闪存需要哪种时钟方案？检查 SPI 串行闪存数据表时钟方案、并与此处所示的时钟方案进行比较。

此致、

Manoj

0 admin 2 年多前

TI__Guru**** 2393725 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Manoj：

感谢您的支持。

客户使用的 SPICLK 方案正确。

无论采用何种时钟方案、作为主器件侧、输出时钟应该至少稳定、对(包括周期、频率等)？然而、在实际测量的波形中、时钟有时较宽、有时较窄且不均匀。这是常见的行为还是有任何问题？

(红色块表示宽时钟和窄时钟)

谢谢。此致、

樱桃

0 admin 2 年多前

TI__Guru**** 2393725 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

樱桃、

Unknown 说：

感谢您的支持。

客户使用的 SPICLK 方案正确。
[/报价]
我见过许多客户在时钟方案上犯了错误。比较 SPI 闪存数据表中显示的时钟方案(时序图)与 F280039 SPI TRM 一章中提到的 SPI 时钟方案非常重要。各种数据表中提及的 SPI 时钟方案模式(0/1/2/3)定义是不同的、可能会产生误导。您是否能够发送 SPI 闪存数据表进行确认？

[报价 userid="496057" url="~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1200382/tms320f28384s-the-dsp-s-spi-bus-output-waveform-is-not-standard-the-clock-includes-wide-and-narrow-and-the-sampling-edge-aligns-with-the-data-edge/4535092 #4535092"]无论时钟方案如何、作为主端、输出时钟应至少稳定、对(包括周期、频率等)？然而、在实际测量的波形中、时钟有时较宽、有时较窄且不均匀。这是常见的行为还是有任何问题？ [/报价]
SPI 时钟的时钟频率和占空比不应更改。这里显然有问题。

您是否在 launchpad 中发现客户电路板(或)存在此问题？您能否检查 Launchpad 中的波形以排除任何客户电路板问题？

此致、

Manoj

C2000™︎ 微控制器（参考译文帖）

C2000™︎ 微控制器（参考译文帖）(Read Only)

[参考译文] TMS320F28384S：DSP&#39；s SPI 总线输出波形不是标准的、时钟包括宽和窄、且采样边沿与数据边沿一致