您好！
我将使用 SPI 的 SPI-C 实例、它在不处于 FIFO 模式时工作正常。 数据宽度为8位。 无中断、无 DMA。
当配置为 FIFO 模式(我执行四项设置：SPIFFENA=1、TXFIFO=1、RXFIFORESET=1、SPIFFTX.SPIRST=1)时、我向 SPITXBUF 寄存器写入8个字节、逐个写入而没有任何代码延迟。 (我是否应该在此处添加延迟？)
最后、我看到 RSFFST 值设置为8。 这说明我已经接收到8个字节。 我相信、要读取缓冲区、我应该读取 SPIRXBUF 8次？ 当我执行该操作时、我将为所有8个字节获取相同的数据。 我知道这是不正确的、因为我可以在不处于 FIFO 模式时看到正确的数据。 在 FIFO 模式下、我也可以看到正确的数据、但数据每次发送并写入一个字节。 但是、当8个字节一起写入时、我看到为所有8个字节读取了相同的值。 我看到 SPIFFRX.RXFFST 值在我读取这些值时不断递减、最终会变为零、但读取的值是相同的。
感谢任何帮助。
此外、我绝不会在"Registers"窗口中看到 TXFFST 设置为除零以外的任何值。 这可能是因为数据一旦被写入 SPITXBUF 寄存器就在引脚上发送。 请告诉我这种理解是否正确、我将无法在寄存器窗口中看到 TXFFST 上的任何其他值。
谢谢你。
感谢的回复 Marlyn。
您是否希望同时为 RX 和 TX 设置 FIFO？
是的、我要为 RX 和 TX 设置 FIFO。
此外，您是否打算启用中断？ [/报价]否。
我相信唯一应该根据您所提到的变化的是 TXFILL 和 RXFILL 级别。这些级别不是仅在我要设置中断时才具有的吗？
我建议查看 C2000Ware 中的软件示例以交叉检查您的 FIFO 设置。 我们有一个利用 FIFO 的 SPI 示例我看到过该示例、我想我已按照进行了设置。
FIFO 寄存器仅有3个：
SPIFFTX 信号
SPIFFRx
SPIFFCT:这里没有配置,因为我不想有任何延迟。
我应该已经配置了这两个寄存器的所有可写位。 以下是我的设置、如果还需要进行其他设置、请告诉我。
我的问题有：
1.如果 TX 和 RX 都启用了 FIFO、那么 SPI 模块是否应该在开始发送之前等待将 TXFFIL 数量的数据写入 SPITXBUF？ 并且随着我写入 SPITXBUF、TXFFST 应该递增。
如果答案是肯定的,我看不出发生了这种情况。 一旦数据被写入 SPITXBUF 并且 TXFFST 为0、就立即被发送。 我看到 RXFFST 递增、这意味着它已接收数据。
2. RXFFST 达到8后开始从 SPIRXBUF 中读取数据。 我看到 RXFFST 在每次读取时递减、但我读取的数据每次都是相同的。 读取的所有8个字节都是相同的。
我只想发送8个字节的数据、等待 RXFFST 是8个字节、然后从 SPIRXBUF 读取8个字节的数据。
谢谢。
G·辛格
[/quote]
尊敬的 Marlyn：
您读回8次的值是什么？ 接收到的第一个字节、最后一个字节等[/引号]当我单步执行每条传输和接收指令时、发现这一点非常有效。 然后、我在每次写入 Tx 缓冲区之后添加了等待、在这之后它似乎工作正常。 新代码如下所示：
但这看起来不是一个好的解决方案。 正如你在之前的回复中所说的那样、 在写入 TXBUF 寄存器之间我不应该有延迟。
在每次写入 TXBUF 之后添加 WAIT 语句使得它与非缓冲 SPI 相似。 还有其他解决方案吗？
谢谢你。
G·辛格
尊敬的 Marlyn：
很抱歉回复延迟、我没有访问设置的权限。
我在这两种情况下把时钟的范围限定为(等待和无等待)、唯一的区别(正如预期的那样)是、如果我等待第一个字完成传输、然后再写入下一个字、那么两个字之间就有一个延迟。
等待：
无等待：
在这两种情况下、数据看起来也很好。
不响应在字之间无延迟发送的时钟的另一个器件(FPGA)必须是该器件。
感谢您的答复。 该线程可以关闭。
