[参考译文] TMS320F28377D-EP：CLA 与 CPU 之间针对 CLA/CPU MSGRAM 的仲裁方案

您好，Laurent

Unknown 说：

我 想确保 CLA 不会在 CPU 读取时写入 MSGRAM。

在  技术参考手册(第6.4.1节) CLA 一章的 CLA 消息 RAM 部分中、存在一个仲裁机制、该机制遵循"系统控制"一章的存储器控制器模块一节中提到的内容。  由于这种仲裁、不应在同一消息 RAM 上同时执行读取和写入操作。

[quote userid="527782" url="~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1249921/tms320f28377d-ep-access-arbitration-scheme-between-cla-and-cpu-for-the-cla-cpu-msgram

换句话说、在这种特殊情况下、CPU 是否会使 CLA 更新速率停顿？ 如何工作？

当 CLA 和 CPU 同时尝试访问同一存储器区域时、会发生什么情况？

[/报价]

对于确切的仲裁机制、我认为它的工作 方式与您在本地共享存储器中指出的相同、但我将与另一位专家再次核实以确保可行。

此致、

阿米尔·奥马尔

您好、Omer：

感谢您的答复。

我一定会需要更多有关该仲裁的信息、这对于我们在应用和认证过程中的设计和安全考虑至关重要。

谢谢！

劳伦特

您好，Laurent

我目前正在等待 CLA 设计专家的回复、 一旦他们给出回复、我将在下周回复。

此致、

阿米尔·奥马尔

感谢你的评分

我想更深入地理解轮询、TRM 上的说明很浅、所以让我们举例：

一旦 CLA 写入 MSGRAM (CLA 写入周期每100us 一次)、图片就会显示获取 MSGRAM 访问权的令牌现在位于 CPU 端。 如果 CPU 每1ms 读取一次、这是否意味着 CLA 不能再次写入 MSGRAM、除非 CPU 先读取一次？

这就是我要找的一些细节。 这将极大地影响设计和我们的安全要求。 对于安全软件来说、理解仲裁是非常重要的。

非常感谢您的帮助。

Laurent.

感谢 Omer、这是非常有用的信息。

但是、我现在脑海中有一个场景。

2个字(32位)读取或写入期间会发生什么情况？

例如、WORD#1位于@0x008000、WORD#2位于@0x008001 (LSRAM1)

CLA 写入字#1、但当 CLA 完成字#1时、CPU 希望读取字#1和#2。 我会得到具有更新值的字#1和具有过时值的字#2 (来自前一周期)吗？还是 CPU 会暂停，直到 CLA 写入这两个字？

可能是荒谬的情形、但我宁愿提问、也不要假设。

此致、

劳伦特