你好。
我们有一个采用 TMS320F28069 MCU 的产品。
ADCINA6用作模拟输入、ADC 使用内部基准并由滤波(π 型滤波器) VDDA 供电。 VDDA 上的纹波约为16mV p2p。
根据数据表中的理解、我们可以预期 DNL 和 INL 产生的非线性值约为正负9-10 LSB。 如果我没有弄错、失调电压和增益误差不会导致这种行为。
我附上了用 NI-DAQ 6008测量的单元通信收集的 ADC 输出与输入的关系图。 如图所示、在图中有些区域我们有某种平台、误差约为50 LSB。
我认为 ADC 上的纹波不太可能导致这种行为。 您能否给我一些建议、哪些因素会导致 ADC 出现这种行为？
谢谢你。
此致、
尼基塔·扎佩索茨基
Nikita,
F2806x 具有90MHz 的最大 CPU 时钟、但是 ADC 时钟限制为60MHz。 对于90MHz CPU 时钟、ADCCTL2寄存器内有一个2分频值(CLKDIV2EN)。 您能否确保已设置该设置？ ADC 时钟将为45MHz、因此满足上述60MHz 最大值要求。
此致！
马修
