This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1272655/tms320f280025c-cpuclk-in-on-chip-flash-debug-tools-setting
大家好、
我的客户发现此问题：
CPUCLK 的值在这两个视图中是不同的。 冲突使我们感到困惑。 为什么在 CCS 片上闪存设置中为95？
--
谢谢、此致
耶鲁
耶鲁大学
由于内部振荡器的频率容差在整个工作范围内为10MHz +/-2%、并且最大器件时钟频率为100MHz、如果我们选择使用此时钟源的10倍 PLL 倍频器、则有超过100MHz 的风险。 由于这个原因、我们退一步得到95MHz 的标称值、并且随着内部振荡器的变化、我们仍然不会违反100MHz 的最大值。
CCS 闪存工具始终使用内部振荡器、因为它是已知频率并且消除了客户手动输入外部时钟值(如果有的话)的需要或风险。
对于具有更严格容差的外部 X-tal、这不是问题、因此我们可以将 PLL 设置为作为时钟源时的全100MHz。
此致！
马修
