您好!
我已经阅读了有关默认情况下 DSP 不嵌套中断的信息、并且已经阅读 TRM 中的以下给定链接
http://processors.wiki.ti.com/index.php/Interrupt_Nesting_ C28x
我只是有点担心我的设计中出现的情况。
如果 ADCINT1是 CLA 任务1的触发器、而没有 ADC ISR、那么如果 TIMER0是要执行的 ISR 的源、会发生什么情况?
ADCINT1是否仍会以确定性方式触发 CLA 任务1、或者我们是否需要等待 TIMER0 ISR 结束、然后 ADCINT1才能触发 CLA 任务?
谢谢!
劳伦特