This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280049C:当运行在 FIFO 模式中时、SPISTE 引脚在每个字传输之间被拉至高电平

Guru**** 2032800 points
Other Parts Discussed in Thread: TLV5630
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1308174/tms320f280049c-can-spiste-pin-be-pulled-high-between-each-words-transmission-when-operates-in-fifo-mode

器件型号:TMS320F280049C
主题中讨论的其他器件:TLV5630

大家好、

我的客户使用 F280049C 与 TLV5630通信。 他想将 C2000的 SPI 外设置于 FIFO 模式。

以下是  TLV5630的时序说明:

在 FIFO 模式下运行 SPI 时、我在 F280049C 的 TRM 中找不到相关说明。

该时序是否可以在 F280049C SPI FIFO 模式下使用?

--

谢谢、此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,耶鲁,

    可以、这可以实现。 F28004x 数据表中有一条注释 :"在字的后端、除了在 FIFO 和非 FIFO 模式下的背靠背发送字之间外、SPISTE 将变为无效。" 换句话说、除非您连续传输所有字、否则 SPISTE 在两个字之间应变为高电平(这将导致 SPISTE 在所有背靠背字传输期间保持低电平、并在所有传输完成后变为高电平)。

    SPISTE 行为的特定时序(当 SPISTE 变为低电平并再次变为高电平时)取决于 SPI 频率和 BRR 等因素-此处需要注意的最相关规格是 "延迟时间、SPISTE 对 SPICLK 有效"和"延迟时间、 SPICLK 至 SPISTE 无效"。 请参阅数据表第 7.12.5.1节"SPI 电气数据和计时"、了解更多详细信息/示意图、如果您有进一步的问题、请告诉我!

    此致、

    艾里森