您好！
我尝试控制一个3MHz 降压稳压器。 在此开关频率下、我可能会遇到哪些限制？
目标是使用峰值电流模式控制和大约300kHz 的目标交叉频率。
对于电流反馈、我想当电感电流达到电压控制阈值时、使用高速比较器向 MCU 发送一个标志。 这是因为采样率为3.92MSPS、此采样率不够快、不足以跟踪电感器纹波。 您认为这是可以实现的吗？
C2000能否接受电流环路的中断并仍保持控制？
除峰值电流模式控制外、您还使用了哪些其他控制方案？ 是否有一种控制方案能够使2000年的亮点比其他方案更突出？
您可能有哪些其他建议可以实现这一点？
尊敬的 Mike：
我们曾尝试使用我们的120 MHz 器件为 LLC 拓扑运行2 MHz 开关频率。 考虑到 F28P65x 器件是200 MHz 3 MHz、应该可以在上运行、尽管我们还没有任何说明3 MHz 软件操作的参考设计。 您打算使用双核 F28P65x 还是单核 F28P65x？ C2000器件可以同时运行 C28x 和 CLA 内核、因此、如果利用双核封装、您可以偏移 CLA 和双核 C28x 的控制环路。
对于外部高速比较器、您可以将比较器输出信号直接用作 ePWM 数字比较模块的输入(通过 ePWM XBAR)。 配置后、ePWM 将在输入信号逐周期为高电平时触发其输出。 我假设您需要利用我们的 C2000 DAC 模块来调整外部比较器的跳变阈值、这会增加电路板的设计复杂性。
C2000器件内部的 CMPSS 与器件时钟异步、因此可最大程度地缩短从 CMPx 输入到跳闸 EPWM 的传播时间。 由于 CMPSS 是异步的、因此从 Ctrip 输出到 ePWM 数字比较模块的信号链更为重要。 如果利用跳闸区域模块、此信号链也会与器件时钟异步。 请参阅我们的数据表中指定的以下时序
关于多相降压转换器、据我所知、我们仅 发布了 采用单相降压的设计。 多相降压拓扑尚有一些发展、但目前尚未发布。 从器件外设的角度、您是否概述了系统所需的 PWM、ADC、CMPSS、GPIO 引脚的总数量？
此致、
彼得
尊敬的 Peter：
这是很好的了解! 只是想了解一下 LLC、它在初级侧是全桥还是半桥？
是的、我选择的是双核封装。 我确实计划利用这两个内核。 很高兴内核可以同时运行。
当您说 CMPSS 与系统时钟异步时、这到底是什么意思？ 您是否认为 CMPSS 信号不依赖于系统时钟？
如果您的团队愿意分享您到目前为止对多相降压转换器的体验的任何见解/经验教训、我们将不胜感激。
是的、如果我使用外部比较器方法、它看起来如下所示：
如果我使用 CMPSS、它将如下所示：
下面是我正在设计的转换器方框图的一个片段、其中编辑了一些内容、认为这是一个公共论坛。 转换器实际上分为两级。 在第1阶段、VIN 降低至中间总线电压(VIB)、在第2阶段、VIB 降低至 VOUT。
尊敬的 Mike：
只是想知道 LLC 是全桥还是半桥在初级侧?
相关的 LLC 是 PMP41081的版本、这是一种半桥 LLC 设计。
当您说 CMPSS 与系统时钟异步时，这到底是什么意思？ 您是否认为 CMPSS 信号不依赖于系统时钟？ [/报价]请参阅 CMPSS 方框图的以下小节。 CMPSS 模块内内部比较器(COMPH/ COMPL)的输出在进入器件的 XBAR 时具有异步输出。 我们还根据应用支持同步、滤波和锁存的 CMPSS 输出、但异步将提供最短的时间延迟。
您的团队愿意分享到的有关您到目前为止对多相降压转换器的体验的任何见解/经验教训将会非常感谢。遗憾的是、我们尚未扩展到多相支持、但这只是范围内的问题。 从实现的角度来看、一旦单相运行足够好、添加额外的相位可以重复使用单相实现中的许多现有模块配置实现、 然后可以利用 EPWM 模块的相移功能和同步方案为附加相位添加90度偏移。
如何确保此 MCU 可以用于此转换器解决方案？考虑到您所述的引脚要求、F28P65x 足以满足这一要求。 由于您正在查看此器件的双核型号、控制要求应该足够了。 我们没有任何适用于在3MHz FSW 上运行的应用的参考设计、这是需要首先进行测试的唯一领域
您是否使用过适用于此器件的评估模块？ 会建议利用 controlCARD 接口进行初始测试和原型设计
[/quote]
