• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 1 名订阅用户
  • 次查看 56 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28388D：在 CPU1中定义和初始化 EPWM1、并且在 CPU1和 CPU2中执行 ePWM1中断配置、它们都可以输入 ePWM1中断、CPU2中的 ePWM1中断是否正常运行以及与 CP 中的 ePWM1中断同步

admin
Guru**** 1561515 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1366379/tms320f28388d-epwm1-are-defined-and-initialized-in-cpu1-and-epwm1-interrupt-configuration-is-conducted-in-cpu1-and-cpu2-both-of-them-can-enter-the-epwm1-interrupt-does-the-epwm1-interrupt-in-cpu2-running-properly-and-sync-wit

器件型号：TMS320F28388D

工具与软件：

EPWM1在 CPU1中定义和初始化、并且在 CPU1和 CPU2中执行 ePWM1中断配置、它们都可以进入 ePWM1中断、CPU2中的 ePWM1中断是否正常运行以及与 CPU1中的 ePWM1中断同步。

  • 0
    TI__Guru**** 1561515 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhong、

    无法保证 CPU1和 CPU2 ISR 同时执行。 在 PIE 中将同时为每个 CPU 设置中断标志、但 CPU1和/或 CPU2可以处理其他延迟进入 ISR 的中断。

    谢谢！

    卢克

  • 0
    TI__Guru**** 1561515 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Luke、您好！

    CPU1中的 ePWM1中断 定义为 CPU1中最高优先级的 ISR、CPU2中的 ePWM1中断 定义为 CPU2中的最高优先级 ISR、两个 ePWM1中断是否  同时执行？

    谢谢！

    中

  • 0
    TI__Guru**** 1561515 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhong、

    除非启用了中断嵌套、否则即使是最高优先级的中断也会被当前正在执行的任何其他中断挂起。 当触发 ePWM 中断时、如果 CPU1和 CPU2上的任何其他 ISR 正在任一 CPU 上执行、这将导致 EPWM ISR 不同步。