[参考译文] TMS320F28069M：ADC ISR 频率意外降低一半

您好！

您要使用什么来触发 ADC 转换？  

一旦您更改了链接器文件、一切都以半速运行吗？  

此致、

Ben Collier

尊敬的 Ben Collier：

ADC 触发源为 PWM

2.是的,每件事情都运行一半的速度。

谢谢

Nitish,

在 lab05顶部、您将看到以下内容：

#ifdef 闪存
#pragma CODE_SECTION (mainISR、"ramfuncs")；
#endif

这会将主 ISR (在本实验中看起来与 ADCINT 连接)放入 RAM 中、以便执行速度将处于 CPU 全速、并且代码是针对闪存选项构建的。  

这是因为闪存无法在90MHz 的 CPU 满时钟下运行、但在此速度下需要3个等待状态。

当您从 SOC 示例中添加额外代码时、是否创建了新的 ISR 函数/处理程序？  如果是、并且未修改任何其他内容、则 ISR 可能位于闪存与 RAM 中、并且执行速度会更慢。

我不确定这是否解释了您看到的确切内容、您提到 ADC ISR 频率是一半、如果 ADC ISR 中有大量代码、则带宽可能会限制 ADC 本身、即 ISR 不是在下一次 ADC 转换就绪时完成。  您需要自行判断触发 ADC 的频率。   

由于两组代码都使用 ePWM 来触发 ADC SOC、我不能想到 ADC SOC 本身将是 RAM 与闪存的一半、这就是我要从上面开始的原因。

此致！

Matthew

您好、Matthew：

谢谢你的建议,我检查了你的建议,我发现没问题。 在观察过程中、我发现主循环也变得非常慢。

为了解决这个问题、   在我刚刚配置后、我从 TI 读取了一个文档、从 TMS320F28xxx DSP 上的内部闪存运行一个应用程序(修订版 L) 闪存寄存器 则表示工作正常。

现在我有一个问题、如果我没有配置、会发生什么情况 闪存寄存器 ？

谢谢

Nitish Sharma

尊敬的 Nitish：

Matthew 将于下星期一6月24日前离职、请预计会延迟回复。 对此造成的不便、我深表歉意。

此致、

Delaney