• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 713 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F280039C-Q1：C2000微控制器论坛

admin
Guru**** 2522770 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1381371/tms320f280039c-q1-c2000-microcontrollers-forum

器件型号：TMS320F280039C-Q1

工具与软件：

尊敬的 Champ：

使用内部 VREG 时、CVDD 总电容应为10-26.8uF。

如何理解最大26.8uF 值的限制？

如果超过26.8uF、那么故障模式是什么？

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Huihuang

    请参阅我们的硬件设计指南第3.4.1节" 去耦电容器背景的电源要求"： https://www.ti.com/lit/an/spracz9a/spracz9a.pdf。 

    此致、

    Allison

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Allison、

    我不认为你回答了 我的问题!

    没有提供高于 26.8uF 情况的失效模式。

    如果您不是正确的人、请帮助让专家参与此问题！

    谢谢！

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Huihuang：

    具有去耦电容的目的是帮助控制/平滑电源中的电压尖峰/压降。 但是、如果使用 更高的电容、LDO 的上升时间可能会更慢。 例如、这可能会在复位时影响器件、具体取决于 XRSn 释放的时序、因此结果可能会使器件超出规格。 数据表 PMM 部分提供了有关上电 时序和斜升图的更多详细信息。

    此致、

    Allison

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Allison、

    您能否更具体地说明将影响哪个时间？

    请列出将受  26.8uF 以上情况影响的所有时间。

    谢谢！

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Huihuang：

    Allison 目前不在办公室,直到星期二7/9所以请预计她的答复会有一些延误。

    此致、

    Delaney

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Huihuang

    在我们增加 VDD 电源上的电容时、我们还将增加内部 LDO 在1.2V 电源开启时完全斜升所需的时间。  在得出 DS 中的值时、考虑到这一点以及内部 POR/BOR 何时基于 VDDIO 电源电平释放。  如果该值过大、则可能存在 XRSn 在1.2V 电压处于该电源轨的 DS 容差范围内之前被释放的风险。

    如果客户已经在 VDD 网络上放置了更大的电容、他们可以在上电期间查看示波器上与 VDDIO/XRSn 上的电平、以查看上述情况是否存在任何风险。

    此致！

    Matthew

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matt、

    您能否告知如果 增加 VDD 上的电容、DS 中的哪个值将受到影响？

    从数据表中、我只看到 tw (RSL1)与复位相关、但此时序是在 VDD 稳定之后、而不是在 VDDIO 之后。

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Huihuang

    根据 DS、VDD 上的 POR 将在~1V 时释放、然后电源将具有100us 以达到1.14V 的最小规格、因此额外增加140mV。  数据表中公布的上限值将确保满足上述要求。  如果客户具有更大的电容值、当 XRSn 释放和器件超出规格时、可能会有一些不处于1.14V 的风险。


    此致！

    Matthew