This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28388D:内部下拉电阻器容差

Guru**** 2390755 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1400352/tms320f28388d-tolerance-of-internal-pull-down

器件型号:TMS320F28388D

工具与软件:

您好!  

参考上一篇文章: https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1358929/tms320f28388d-bga-package-layout-guidance

数据表指出"在 ADC 输入或 DAC 输出模式中、此引脚上有一个无法禁用的50-kΩ 内部下拉电阻器。" 但不指示该下拉电阻的容差。

客户遇到了有关模拟输入 ADCINA0、ADCINA1和 ADCINB1上的内部下拉电阻的单独问题。 数据表指出它们是50kOhm 标称值、但未给出范围。

这个内部下拉电阻的预期容差是多少?

数据表指出"在 ADC 输入或 DAC 输出模式中、此引脚上有一个无法禁用的50-kΩ 内部下拉电阻器。" 但不指示该下拉电阻的容差。

谢谢。此致、  

Obinna。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Obinna:

    50kΩ Ω 内部下拉电阻的控制不是很好。  这是典型值、因流程而异。  我将尝试深入研究一些特性和仿真数据以了解该阻抗如何变化。

    此致、

    Joseph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joseph:  

    谢谢你。 请告诉我您进一步调查的结果。  

    此致、  

    Obinna。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Obinna:

    字符数据和仿真显示、DAC 下拉   电阻的容差在整个过程、电压和温度范围内为50kΩ+/- 25%。  范围将为37.5KΩ μ A 至62.5KΩ μ A。

    此致、

    Joseph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joseph:  

    另一个问题:客户使用 ePWM 输出3、4、5和6、但他们看到一些信号完整性问题、因为 GPIO6 (8-10)上驱动器的输出阻抗为70欧姆、这对于匹配标准 PCB 技术布线是不可行的。  

     

    它们不需要高速边沿(信号最大值仅为500kHz)、但它们需要防止反射产生不一致行为的阶梯。 是否可以通过某种方法限制这些驱动器的压摆率或以其他方式尽量减少反射?

    此致、Obinna。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Obinna:

    ePWM 引脚(或同样的 GPIO)没有压摆率控制。  在 ePWM 引脚上添加电容器有助于避免高速边沿。  这可能是我们可以向客户提供的一项建议。

    此致、

    Joseph