[参考译文] TMS320F28235：C28x 中断优先级

获取中断后、所有其他中断都被禁用。  然而、软件能够重新启用中断、从而允许其它人中断正在运行的 ISR。 我们将其称为中断嵌套。  

本文将提供更详细的说明： https://software-dl.ti.com/C2000/docs/c28x_interrupt_nesting/html/index.html

Lori、您好！

感谢您提供有关中断嵌套的文章的链接、该文章很有用。  

正如您所说的、获取中断时、处理器通过将 INTM 设置为1来禁用所有其他中断、因此我的问题应该更加准确。

我对中断处理程序通过将 INTM 设置为0来启用中断会发生什么情况很感兴趣-我是否认为在这一点上、无论硬件的优先级顺序如何、都可能发生任何未在 IER (或 PIEIERx.y)中屏蔽的中断？

更具体地说、我的问题与 SYS/BIOS 中的中断调度机制有关、它默认启用自动嵌套支持。 相关代码是 Hwi.c 中 Hwi_dispatchCore()的1145-1155行：

/* Propagate self bit which is auto cleared by hardware */
IER |= hwi->ierBitMask;

oldIER = IER;
IER &= ~hwi->disableMask;

__enable_interrupts();
(hwi->fxn)(hwi->arg);
__disable_interrupts();

IER |= (hwi->restoreMask & oldIER);
 

SYS/BIOS 允许使用 MaskingOption 配置中断屏蔽行为、该选项可设置为各种值、包括 ALL、NONE、SELF。 还有一个较低的选项会在当前和较低的中断优先级禁用所有中断、但文档指出、只有少数目标/器件真正支持该屏蔽选项。

假设发生 INT2中断且屏蔽选项设置为自身。 我能想到的是、在执行中断服务程序的过程中、不管硬件中断优先级是更高还是更低、都只会禁用 INT2中断并启用其他级别的中断。

谢谢你。

罗伯特·斯特劳德

P.S.就这个问题而言、我忽略 PIE 控制器、该控制器提供了另一层中断优先级划分和屏蔽

会、但会再次进行硬件优先排序。 这是 PIE /CPU 将获取已启用和已标记的最高中断。 另请注意、进入 ISR 后、IER 位和 INTM 清零。

我将了解一下更熟悉 DSP/BIOS 的人能否作出回应。

在该示例中、如果采用 INT2、则在中 ISR INTM 将被置位、而 IER 2将被清零。 这将禁用所有中断(INTM = 1)和所有 INT2中断(IRR.2 = 0)。  如果 SW 清除全局屏蔽(INTM=0)、则重新启用 ISR2之前启用的所有中断(ISR2除外)。 (因为 IER 2已由硬件清除)。   

我找到一组入门幻灯片、它描述了以下内容-  

自我-除了自身之外、所有其它 HWI 可挤占。 我怀疑这只是为了确保 IER 位(示例中为 IER 2)已被清除。 此状态是默认进入中断时的状态。

All -如果 ISR 短且快速、则是最佳选择。 这必须屏蔽所有 ISR -这可以通过清除 IER 位或设置 INTM 来完成。 当进入中断时、它也是缺省状态(INTM = 1)。  

bitmask -允许自定义掩码。 这必须让您为 IER 设置自定义掩码并禁用特定中断。  

从您发布的代码,我假设这些设置在 PIEIERx 级别没有做任何工作-这可能是也可能不是一个良好的假设。

Robert -我想确保您知道 SYS/BIOS 不再更新或维护。 现在所有 TI 处理器都支持免费 RTOS。 C2000Ware 支持 C28x。  

如果发生 INT4、则 INTM 会阻止所有其他中断、并且 IER 经过清除。

由软件来清除 INTM 并在需要时更新 IER (正如您所说的那样、要模拟阻止所有低优先级中断)以重新启用任何中断。

 发送中断后、如果在 IER 中启用了嵌套中断、则可通过硬件中断优先级更高或更低的嵌套中断中断来中断中断处理程序。

正确。 唯一的硬件优先级是已标记并启用的最高中断、将首先采用该优先级。

"int4正在运行"不是 硬件优先级的一部分。   SW 设置/清除相应的 IER 位时必须考虑"INT4正在运行"。