This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
尊敬的专家:
我发现2800137 MCU 中存在 CAN 波特率不稳定问题、 ExtR 解决方案可以获得稳定的 CAN 时钟。 我已经做了一些测试通过加热或冷却 MCU 到不同的温度. 异常 MCU 中的 SYSCLK 从121.7 到121.4 MHz 取决于高温或低温、但此采用 ExtR 的 MCU 解决方案将获得更高的 SYSCLK 精度(从120.0到120.3MHz)。
尽管 ExtR 解决方案可以帮助我们获得更高的 SYSCLK 精度、但我发现 频谱分析仪下的射频信号不同、请参阅下图。 ExtR 解决方案的主要频率范围将更广
恐怕这 会导致一些 EMI 或 EMS 问题。 为什么 ExtR 解决方案会改变 主要频率? 是否存在任何其他潜在风险?
下图是无 ExtR 解决方案时的系统时钟。 来自 MCU 内部 OSC2的系统时钟。
下图是 采用 ExtR 解决方案的系统时钟。 来自 MCU 外部 OSC2的系统时钟。
谢谢
尊敬的 Albert:
很抱歉我的回复延迟、因为这是在我不在办公室时自动分配到我的收件箱中的。 总之、我有一个关于频谱图的问题。 对于非 ExtR SYSCLK 频谱数据(顶部图)、器件时钟源是什么? 是内部振荡器还是外部时钟? 顶部频谱具有非常窄的带宽、但平均频率在1MHz 附近关闭。 只是想了解为什么与 ExtR 相比、它的带宽很窄、
此致、
Joseph
您好、Joseph
第一张图的源时钟为 INTOSC2。
PLL 设置为:
>#define DEVICE_setCLOCK_CFG (SYSCTL_OSCSRC_OSC2 | SYSCTL_IMULT (48)|\
>SYSCTL_REFDIV(1)| SYSCTL_ODIV(4)|\
>SYSCTL_SYSDIV(1)| SYSCTL_PLL_ENABLE |\
>SYSCTL_DCC_BASE_0)
第二张图 PLL 设置为:
>#define DEVICE_setclock_CFG_EXTR (SYSCTL_OSCSRC_EXTROSC2 | SYSCTL_IMULT (48)|\
>SYSCTL_REFDIV(1)| SYSCTL_ODIV(4)|\
>SYSCTL_SYSDIV(1)| SYSCTL_PLL_ENABLE |\
>SYSCTL_DCC_BASE_0)
是否应该修改时钟配置?
谢谢
尊敬的 Albert:
ExtR 时钟配置正确。 由于抖动、较宽的频谱展宽是外部电阻器实现中的一个已知问题。 如果添加一个与100k 精密电阻器并联的10nF 外部电容器、则可能会有所改善。 如果这仍然不能满足您整体系统性能或 CAN 通信的时钟要求、我们强烈建议改用外部晶体作为时钟源。 外部晶体可解决时钟精度和抖动问题。
此致、
Joseph
您好、Joseph
我们已 在100k 精密电阻器附近尝试了10nF 外部电容器并联、但频率带宽仍等于图2。
我们将考虑外部晶体解决方案。
谢谢你
尊敬的 Albert:
谢谢、外部晶体应该能够提供带宽非常窄的精密时钟。
此致、
Joseph